This content was uploaded by our users and we assume good faith they have the permission to share this book. If you own the copyright to this book and it is wrongfully on our website, we offer a simple DMCA procedure to remove your content from our site. Start by pressing the button below!
^
Vergleichspunkt^""^^>
Werkfoto: mawi-therm
Bild 7-12. Thermoelemente. a) MeBprinzip
b) Kennlinie
Widerstandsmessung /?(!?) =/?o(1+/AT>+5t>2)
Nach DIN-IEC751 /?o= 1 0 0 n M = 3,90802-10-2 " C ; B =-5,802-10-7 °C-2
^ 0 . - 0 0 = ^ = 0.00385 "C-'
I Pt auf Glas aufgedampft (DiJnnschichttechnik)
Pt-Draht auf Glasrohr gewickelt
-50 0 100 200 300 400 500 600
Bild 7-13. Platin- Widerstdnde.
liche Abhandlung in Abschn. 2.2.3). Sehr genaue (Toleranzen bis 0,1%) und inzwischen auch preiswerte Sensoren sind Platin-Widerstande, wie sie Bild 7-13 c zeigt. c) Optische Temperaturmessung (Pyrometer) Die Temperaturmessung mit Infrarot-Strahlungsthermometern ist eine beruhrungslose Messung, die einen sehr weiten Temperaturbereich (von 0°C bis 3500°C) umfaBt. Diese Thermometer werden iiberwiegend dort eingesetzt, wo Temperaturen an sehr kleinen, sich bewegenden Objekten zu messen sind, wo kein Kontakt zum messenden Objekt hergestellt werden
Werkfoto: Degussa
darf oder wo die Temperaturen zu hoch sind (z. B. bei der Temperaturmessung von Metallschmelzen, in Gliihofen oder fur WalzenstraBen). Tabelle 7-2 zeigt Typen von InfrarotStrahlungsthermometern, eingeteilt nach der Wellenlange, dem Temperaturbereich und den Anwendungsgebieten. Bei dem in Bild 7-14 dargestellten ZweifarbenPyrometer miBt man die Signale zweier benachbarter Wellenlangen als relative Intensitaten. Auf diese Weise ist der EinfluB von Ranch, Staub und kleinen Partikeln (die den Strahlengang nicht ganz ausfuUen) auf die Temperaturmessung ausgeschaltet, da beide Wellenlangen
7.2 Sensoren fur die wichtigsten MeBgroBen
311
Tabelle 7-2. Infrarot-Strahlungsthermometer. Wellenlange X
Temperaturbereich
Anwendungen
0,9
500°C bis 3000 °C
Hochtemperaturmessung im Eisenhiittenbereich und Verfahren zur Halbleiterherstellung
0,9 bis 1,08
300°C bis 2800 °C
0,91 bis 0,97
400°C bis 2000 °C
Messung an GaAs-Wafern
0,95 bis 1,05
700°C bis 3500 °C
Zweifarbenpyrometer fiir schwierige Hochtemperaturmessungen (Staub, Ranch)
1,64
250 °C bis 1100°C
mittlerer Temperaturbereich fiir Metalle
2 bis 2,6
80 °C bis 800 °C
niedriger bis mittlerer Temperaturbereich; fiir Metalle und Kunststoffe
3,43
0°Cbis800°C
transparente Kunststoffolien und andere organische BeschichtungsmateriaUen (z. B. Lacke, Ole). Messung des CH-Absorptionsbandes
4,8 bis 5,2
50°Cbis 1300°C
1 7,92 8 bis 14
Messung an Si-Wafern und Metallen im Hochtemperaturbereich
'
I
Kontrolle von Glasoberflachen
20Xbis400°C
transparente Kunststoffolien (z. B. Polyester und Fluorcarbone)
0°C bis 500 °C
niedriger Temperaturbereich, Papiertrocknung, Kontrolle der Aufheizung mit Infrarot-Strahlern
Bild 7-14. Zweifarben-Pyrometer.
312
7 Sensoren
gleichermaBen betroffen sind. Dies ist vor allem in rauher Industrieumgebung (z.B. bei Hochofen) wichtig.
Tabelle 7-3. PhysikaHsche Effekte in Silicium. Physikalische GroBe
Effekt
7.3 Werkstoffe und Technologien
Kraft, Druck, Beschleunigung
piezoresistiver Effekt
7.3.1 Siliciumtechnik
Temperatur
pn-Ubergang Bahnwiderstand
Magnetfeld
Hall-Effekt
Licht
Foto-Effekt, Foto-Voltaik
chemisch
Chem-FET (ionensensitiv)
7.3.1.1 Vorteile von Silicium Als Basismaterial fur Sensoren spielt Silicium eine bedeutende Rolle, weil es folgende Vorteile bietet: - Verfugbarkeit Silicium gehort zu den Elementen, die auf der Erde am haufigsten vorkommen, so daB es auf lange Zeit billig verfugbar sein wird. - Technologie Die Herstellung eines Einkristalles gelingt perfekt und ist preiswert. Die Fertigungstechnologie zur Weiterverarbeitung von SiliciumEinkristallen ist sehr gut zu beherrschen. - Stellung zwischen Letter und Isolator Als Element der Gruppe 4 liegt es in seiner Leitfahigkeit zv^ischen den guten Leitern (z.B. Metallen) und den Isolatoren (z.B. Kunststoffen) und ist deshalb ein ideales Halbleitermaterial. Durch Zusatz von Fremdatomen (Dotieren) konnen hohere Leitfahigkeiten eingestellt werden; als Si02 ist es eine glaserne Isolatorschicht. - Werkstoffeigenschaften Die verschiedenen Modifikationen von Silicium (z. B. polykristallin oder amorph) bieten vielfaltige Anv^endungsmoglichkeiten. Unterschiedliche Volumen- und Grenzschichteffekte sind die Grundlage fiir ganz spezielle Sensoranwendungen (z. B. Temperatursensor oder Photozellen). Silicium ist auch ein ideales Tragermaterial fiir dunne Schichten. 7.3.1.2 Physikalische Effekte In Tabelle 7-3 sind die verschiedenen physikalischen Effekte in Silicium zusammengestellt, die fiir Sensoranwendungen von Nutzen sind.
heran (Abschn. 7.2.2). Statt DehnmeBstreifen auf Silicium aufzubringen, konnen auch Piezowiderstande in SiUcium diffundiert werden. Durch die Planartechnologie kann man zweidimensionale Sensorfelder (Sensor-Arrays) erzeugen, die komplexe Messungen auf kleinstem Raum zulassen. Mit einem solchen Sensor, der 50 Siliciumzungen unterschiedlicher Eigenfrequenz in der GroBenordnung einiger Mikrometer hat, wertet man beispielsweise Vibrationsmessungen iiber eine Fourieranalyse (Abschn. 1.6.4) flachendeckend aus. b) Temperatur-Sensoren Hierbei verwendet man das NTD-Silicium (Neutron Transmutated Doped), wie es in Abschn. 2.2.3.2 (Bild 2-9) ausfuhrlich beschrieben ist. Diese Temperatursensoren zeichnen sich durch sehr enge Toleranzen, durch hohe Zuverlassigkeit und Langzeitkonstanz aus und sind im Hoch- und Hochstfrequenzbereich einsetzbar. c) Magnetoresistive Sensoren
Ein stromdurchflossener Leiter hat einen Widerstand R. Wirkt ein Magnetfeld in der Ebene des stromdurchflossenen Leiters, so andern die Elektronen wegen der Lorentz-Kraft ihre Bahn. a) Kraft-, Druck- und Beschleunigungs-Sensoren Es entsteht eine transversale Spannung (HallDer Silicium-Einkristall v^ird in verschiedenen Effekt), und der Widerstand R in StromrichKristallrichtungen geatzt, wodurch druckab- tung wird geringer {Magnetowiderstand). hangige Widerstande (piezoresistiver Effekt) Die Widerstandsanderung ist von der Starke erzeugt werden. Diese Sensoren zieht man zur und von der Richtung des Magnetfeldes (relativ Kraft-, Druck- und Beschleunigungsmessung zum Strom) abhangig. Deshalb eignet sie sich
7.3 Werkstoffe und Technologien
fur Positions-, Winkel- und Strommessungen. Silicium zeigt eine verhaltnismaBig geringe Beweglichkeit der Ladungstrager; deshalb ist der Hall-Effekt nicht besonders ausgepragt. Verwendung fmden in diesem Fall weichmagnetische Materialien aus FeNi, die in maanderformigen Streifen auf der Oberflache eines Siliciumkristalls aufgebracht sind (Bild 7-15 a). Die vier Sensorelemente sind diagonal geschaltet, so daB sie bei Temperaturschwankungen a) Sensorchip mit 4 Sensorelementen
b) Anordnung der Sensorelemente in einer BriJckenschaltung
+
\r-]
313
verhaltnismaBig unempfmdlich sind und man das MeBsignal iiber eine Briickenschaltung auswerten kann. d) Foto-Sensoren Durch Lichtenergie konnen Ladungstrager vom Valenz- ins Leitungsband gehoben werden, so daB sich die Leitfahigkeit erhoht (Abschn. 1.8.2, Bild 1-60). Die Lichtabhangigkeit der Eigenschaften von Dioden und Transistoren sowie die Funktionsweise von Solarzellen auf Silicium-Basis sind in der Optoelektronik (Abschn. 6) ausfuhrlich beschrieben. Lichtempfmdliche Sensoren auf Silicium-Basis eignen sich vorziiglich zur Bildauswertung. Durch Lichteinfall entstehen Ladungstrager, die durch getaktete Spannungen weitertransportiert werden (ladungsgekoppelte Schaltelemente, Charge-Coupled-Devices, CCD). Auf diese Weise kann man CCD-Zeilensensoren mit MOS-Strukturen erzeugen, die die Bildinhalte durch die entsprechenden Ladungsansammlungen auswerten. Die Informationen werden zum Auswerten sequentiell weitergeschoben. Die lineare Sensorzeile kann von 256 Pixel bis zu 5184 Pixel umfassen (PixelgroBe: 7 jim x 7 jim bzw. 13 |imx 13 |im), Flachensensoren bis zu 1,5 Millionen Pixel. Die Ausleseraten der gespeicherten Information betragen bis zu 40 MHz.
-
rT
c) Sensor
Bild 7-15. Magnetoresistiver Sensor. Werkfoto: Philips Components
e) Chemische Sensoren Die meisten chemischen Sensoren basieren auf dem Feldeffekt, ahnlich der Wirkungsweise des Feldeffekttransistors (FET, Abschn. 3.3.1). Durch die Isolationsschicht von Si02 wird der chemische Teil vom elektrischen getrennt, so daB der chemische ProzeB die elektronischen Eigenschaften steuern kann (ChemFET). Bild 7-16 zeigt das Schema eines solchen chemischen Sensors. Wie Bild 7-16 zeigt, besteht das Tor (Gate) beispielsweise aus einer diinnen Palladium-Membran auf Si02. Oberhalb des Tors befmdet sich eine elektrolytische Losung, bei der H2 durch einen katalytischen ProzeB mit Pd in 2 H aufgespalten wird, deren Dipolmomente das elektrische Feld zwischen den beiden n-leitenden Gebieten beeinflussen. Damit hangt die KennHnie des ChemFET von der H2-Konzentration des Elektrolyten ab. Mit solchen Sensoren konnen nicht nur Konzentrationen von Wasser-
314
7 Sensoren
I
(=y, ^ ^
Elektrode (Gate)
Elektrolyt
Metallkontakt (Source) Isolator
Isolator
Membran
Bild 7-16. Prinzip eines ChemFET.
stoff, sondern auch wasserstoffhaltige Gase (z.B. NH3 Oder H2S) gemessen werden. Mit einem leicht modifizierten FET kann man auch andere Gas- oder lonenkonzentrationen bestimmen (Abschn. 7.3.5.2, chemische Feldeffekt transist oren). 7.3.2 Diinnschichttechnik Die Diinnschichttechnik erlaubt es, Strukturen mit bis zu 2 |im Breite und 0,01 |im Dicke zu erzeugen. Damit wird es moglich, die Bauteile weiter zu verkleinern und die Informationsund Speicherdichten bei gleichzeitiger Steigerung der Zuverlassigkeit zu erhohen. 7.3.2.1 Verfahren Dunne Schichten aus Metall oder Isolationswerkstoffen werden mit chemischen oder physikalischen Verfahren auf Tragerwerkstoffe (Substrate) wie Silicium, Keramik, Glas oder Kunststoffolien aufgebracht (Bild 7-17). Verfahren der DiJnnschichttechnik I chemische Verfahren CVD: Chemical Vapour Deposition
IL War me
Plasma Licht |(PE-CVD) |(LE-CVD)
IL physikalische Verfahren PVD: Physical Vapour Deposition JI
X
Hochvakuumverdampfen
D_
Kathodenzerstauben (Sputtern)
Bild 7-17. Verfahren der Dunnfilmtechnik.
Wie Bild 7-17 zeigt, gibt es die CVD-Verfahren (Chemical-Vapour-Deposition) und die PVDVerfahren (Physical-Vapour-Deposition). In den CVD-Verfahren fmden chemische Reaktionen zwischen Gasen und der Substratoberflache statt, die zur Abscheidung diinner Filme fuhren. Die Reaktionen konnen durch Warme,
durch Plasma (Plasma-Enhanced, PE-CVD) oder durch Licht (Light-Enhanced, LE-CVD) beeinfluBt werden. Die Vorteile von CVDSchichten liegen in der groBen Reinheit und der Porenfreiheit. Nachteilig sind die hohen ProzeBtemperaturen (iiber 250 °C), bei denen die Verfahren ablaufen miissen, und die Tatsache, daB es noch keine Abscheideverfahren fur Metalle gibt. Aus diesem Grund fmdet das CVDVerfahren nur fiir Isolations- und Passivierungsschichten Verwendung. Zu den physikaHschen Verfahren zahlt das Hochvakuumverdampfen und das Kathodenzerstduben (Sputtern). Beim Hochvakuumverdampfen wird das abzuscheidende Material entweder elektrisch oder durch BeschuB mit schnellen Elektronen (e-beam-Verfahren) erhitzt und schlagt sich am gegeniiberliegenden Substrat nieder. Die Temperaturen sind zwar nicht hoch, aber die Schichten sind meist porig und haften schlecht. Beim Kathodenzerstauben wird ein energiereiches Plasma eines Edelgases (meist Argon) erzeugt, dessen schnelle lonen das aufzubringende Material zerstauben. Dieses Verfahren ist universell einsetzbar, weil annahernd alle Werkstoffe zerstaubt werden konnen. 7.3.2.2 Anwendungen Die haufigsten Anwendungen liegen derzeit auf dem Gebiet der Mefiwiderstdnde zur Temperaturmessung (Platin, Nickel und NiCr) oder als DehnmeBstreifen (DMS). Wegen seines geringen Stromrauschens ist Gold fur Strahlungssensoren geeignet. Werden Kondensatoren mit feuchteempfmdlichem Dielektrikum hergestellt, dann ergeben sich Feuchtesensoren, die in der Verfahrenstechnik von groBem Interesse sind. Thermoketten bestehen aus einem Verbund mehrerer Metalle (z. B. Cu und Ni oder Bi und Sb), die eine Spannung erzeugen, die von der Warmeeinstrahlung abhangig ist. Mit mehrlagigen Feinstleiterstrukturen kann man mehrere Chips auf einem Substrat erzeugen (MultiChip-Module, MCM), wie Bild 7-18 schematisch zeigt. DiJnnschicht (Cu/Au) Polyimid DiJnnschJcht (Cu/Au)
Substrat
B/I
/S
Mehrlagigc Diinnschichttechnik.
7.3 Werkstoffe und Technologien 7.3.3 Dickschichttechnik Bei der Dickschichttechnik bringt man im Siebdruckverfahren passive Bauelemente auf das Substrat auf, wobei die Schichtdicken im Bereich von 10 jim bis 20 |am liegen. Die wirksame Substanz ist in der Paste mit Glaspulver und einem organischen Losungsmittel vermischt, so daB die entsprechenden physikaHschen Eigenschaften (z.B. Temperaturkoeffizient oder Viskositat) je nach Anforderung einstellbar sind. Als Fasten werden hauptsachlich verwendet: Leiterbahnpasten, Widerstandspasten (auf Oxidbasis), Dielektrikapasten (Bariumtitanat) und Abdeckpasten. In den Dickschichtschaltungen verwendet man haufig aktive Bauelemente (z. B. Verstarker oder A/D-Wandler), so daB Hybridschaltungen entstehen (Abschn. 1.9.6, Bild 1-98), bei denen der Sensor und die Auswerteelektronik integriert sind. Die wesentlichen Vorteile dieser Sensoren bestehen in der hohen thermischen und elektrischen Belastbarkeit sowie in der Zuverlassigkeit und Betriebssicherheit auch in aggressiver Industrieumgebung. Folgende Anwendungen sollen beispielhaft angefiihrt werden: - Stromungsmesser Der thermische DurchfluBsensor besteht aus einem Heizwiderstand und aus einem Widerstand zur Temperaturmessung, die beide auf einem Substrat aus Al203-Keramik aufgebracht sind. Wird der Sensor von Gas oder Wasser umspiilt, nimmt die Warmeabfuhr zu. a) Thermischer FluRsensor
Bild 7-19. Stromungssensor en.
315
Je groBer die Stromungsgeschwindigkeit eines Mediums ist, um so groBer ist die gemessene Warmeabfuhr. Druckt man den Thermowiderstand in bestimmten Geometrien auf, dann konnen auch die Richtungen der Stromung ermittelt werden. Bild 7-19 a zeigt einen thermischen FluBsensor zur Messung des Massedurchflusses einer Fliissigkeit oder eines Gases. Im unteren Teil ist das Sensorelement zu sehen, das die Leiterbahnstruktur, einen Heizwiderstand und einen Temperatursensor enthalt. Bild 7-19 b zeigt einen vektoriellen Stromungssensor in Dickschichttechnik. Im Mittelpunkt der Anordnung befmdet sich eine punktformige Warmequelle (geheizter Dickschichtwiderstand), die auf die kreisformig angeordneten NTC-Widerstandssensoren wirkt. Je nach Stromungsrichtung werden entsprechende Segmente gekiihlt oder aufgeheizt und ermoghchen auf diese Weise eine Richtungsauswertung der Stromung. Kapazitiver Positionssensor In Dickschichttechnik wird eine Leiterbahnmatrix aufgebracht, deren x- und y-Richtung unterschiedHche Frequenzen (z. B. 1 kHz und 4 kHz) aufweisen. Wird dariiber eine flache Elektrodenanordnung bewegt, dann koppeln die Kapazitaten bestimmte elektrische Signale aus, die sich zur Positionsbestimmung nach Betrag und Richtung eignen. Fotowiderstdnde Mit fotoleitender Paste aus CdS, CdSSe oder CdSe konnen Fotowiderstande aufgedruckt b) Vektorieller Stromungssensor
Werkfotos: Battelle
316
7 Sensoren
werden, wie sie fur Lichtschranken Verwendung finden. 7.3.4 Faseroptische Sensoren In Abschn. 6 (Optoelektronik) sind die physikalischen Grundlagen bei der Umwandlung optischer in elektrische Signale (und umgekehrt) ausfiihrlich erlautert sowie die einzelnen Bauelemente beschrieben, die auch als Sensoren Einsatz finden (in Abschn. 6.3: Lumineszenzdioden (LED) und Halbleiterlaser; in Abschn. 6.4 Anzeigearten (LED-, Vakuum-Fluoreszenz-, Plasma- und Fliissigkristall-Displays); in Abschnitt 6.5 die Bauelemente: Photowiderstand, Photodiode, Phototransistor, Photothyristor, Solarzelle, Bildsensoren und in Abschn. 6.6 die Optokoppler. Dieser Abschnitt befaBt sich mit faseroptischen Sensoren (Lichtwellenleiter, LWL), deren Grundlagen in Abschn. 6.7 nachzulesen sind. Die physikalischen Effekte, die fur faseroptische Sensorsysteme in Frage kommen, beziehen sich auf die Reflexion, Absorption oder Reemission von Licht oder auf die Anderung des Brechungsindex n (Tabelle 7-4). Je nach Art der Modulation des Lichts sind verschiedene Anwendungen denkbar. 7.3.4.1 Modulation der Lichtstarke Hierbei handelt es sich um eine Anderung der Lichtintensitat durch Anderung des Brechungsindex, der Absorption oder der Emission. Bild 7-20 zeigt einige Sensor-Prinzipien. Die Messung erfolgt analog. Mit Hilfe der Faser-Faser-Kopplung (Bild 7-20 a) kann man digitale Signale libertragen. Nach diesem Verfahren arbeitet beispielsweise das digitale optische Flugleitsystem. Weitere Anwendungen sind die Ubermittlung von Schaltzustdnden in elektrischen Schaltungen. Mit einem Lichtunterbrecher kann man Schwingungszustande in rotierenden Maschinen analysieren oder digitale Informationen libertragen. Der YReflexionssensor erzeugt analoge Signale, mit denen beispielsweise Schwingungen gemessen und Oberflacheneigenschaften untersucht werden konnen. Vor allem durch die Auswertung des Microbending-Effekts (kleinste Auslenkungen haben einen meBbaren optischen Effekt zur Folge, z.B. eine andere Strahlenfuhrung) ist es moglich, Dehnungen, Driicke und Durchfliisse
Tabelle 7-4. PhysikaHsche GroBen und ihre optischen Effekte. PhysikaHsche GroBe M o
b X3
•c ID 1 = 1 sprungartig verbrauchen Elektronen). Man miBt entweder um mehrere Zehnerpotenzen (Bild 7-21 b). Desdas Potential zwischen den Elektroden oder wegen kann dieser Punkt meBtechnisch sehr gut den StromfluB. erfaBt und das Kraftstoffgemisch optimal geregelt werden. In Bild 7-21 c ist ein potentioa) Bestimmung von Kohlenmonoxid (CO) metrischer Dickschichtsensor als A-Sonde abgeIn diesem Fall liegt folgende Reaktion zu- bildet. grunde: CO + H2O ^ CO2 + 2H+ + 2 e - . Der Reaktionspartner CO verbraucht Wasser und erzeugt Kohlendioxid (CO2). Die Messung erfolgt mittels Platin-Elektroden gegen eine
7.3.5.2 Chemische Feldeffekttransistoren In Bild 7-16 ist der prinzipielle Aufbau eines chemischen Feldeffekttransistors (ChemFET) gezeigt. Man miBt meistens die Konzentration
318
7 Sensoren
a) Aufbau
b) Kennlinien
s Luft
_o
ML-ZrO.
E
^
300 °C 700 °C
0- .105.. i
Festelektrolyt
-5- -800
Pt-Elektroden
10- -600
keramische Schutzschicht
20- -200
0
-=y"
15- -400 1
J\
.—^V_
1 1 0,8 0,9
Bild7'21.
i^-h—^^h 1,0 1,1 1,2 1,3 X-Wert
^
Werkfoto: Battelle
X-Sonde.
von lonen, deshalb nennt man diese Sensoren auch ionensensitive Feldeffekttransistoren (ISFET). Die Gate-Werkstoffe werden je nach zu messenden lonenarten ausgewahlt (Tabelle 7-5). Man verwendet auch Feldeffekttransistoren mit einer Gateschicht aus Enzymen (ENFET) oder^us anderem biologischem Material (BioFET) zur Bestimmung der Konzentration medizinisch wichtiger Substanzen (z. B. Cholesterose oder Harnstoff). Die Gate-Werkstoffe werden nach dem Verfahren der MOS-Technologie aufgebracht, so daB die Entwicklung der ISFET keiner besonderen Verfahrensentwicklung bedurfte. Bild 7-22 zeigt die Schaltung eines ISFET zur Messung des pH-Wertes.
Tabelle 7-5. Gatewerkstoffe des ISFET zum Nachweis von lonen. Gateschicht
nachweisbare Substanzen
dielektrisch: AI2O3, Si3N4, Ta205
A1-, B-, Na-Al-Sihkat kristallin: AgBr, AgCl, Ag^S,
H3O + , Ca'^, K-^, Na+ Ag^, La'^, Br-,Cr, F , S'-
LaF3
heterogen: Enzyme, Bakterien, usw. in PVC-Matrix
Ag+, Ca^+, H3O+, K + , Na^,Cr, F-,S2-, PenicilHn, Glukose
Koppler/Entkoppler Lichtwellenleiter Lichtquelle
MefSstelle der Substanz Filter
^
Linse
Detektor
Bild 7-23. Aufbau einer Optode. Bild 7-22. pH- Wert-Messung mit einem ISFET. 7.3.5.3 Optochemische Sensoren (Optoden)
Optochemische Sensoren oder Optoden niitzen zur Bestimmung von chemischen Substanzen optische Effekte aus. Dies sind im wesenthchen
die Absorption, Reflexion und Reemission von Licht oder die Fluoreszenz. Wie Bild 7-23 zeigt, besteht die Optode aus einer Lichtquelle (Laser, Leuchtdiode oder Halogenlampe), deren Licht iiber einen Lichtwellenleiter zur MeBstelle der Substanz gefuhrt wird. Dort wird das Licht entsprechend verandert und iiber den Lichtwellen-
7.4 Bevorzugte Einsatzgebiete
leiter zuruckgefuhrt, filtriert und fokussiert. AnschlieBend wird das optische Signal in ein elektrisches umgewandelt und elektronisch weiterverarbeitet. Die wesentlichen Vorteile bestehen darin, da6 der Sensor direkt zum MeBobjekt gefiihrt werden kann, und daB eine vollstandige elektrische Trennung zwischen dem optischen Sensor und dem MeBinstrument stattfindet. Deshalb ist diese Messung unempfindlich gegenuber elektromagnetischen Storfeldern. AuBer den Anwendungen in Medizin, Biologic und Chemie finden die Optoden vor allem zur Messung der Schadstoffkonzentration in der Umwelttechnik oder zur Kontrolle von Verfahrensprozessen Verwendung. Eine weitere Anwendung liegt im Bereich des Korrosionsschutzes. Aber auch andere Einsatzgebiete sind denkbar, beispielsweise als Ausloseschalter fur die Bereitstellung von Sauerstoffmasken beim Druckabfall im Flugzeug.
7.4 Bevorzugte Einsatzgebiete Die Fabrik der Zukunft wird eine rechnergesteuerte Produktion (Computer-IntegratedManufacturing, CIM) aufweisen mit der Besonderheit, daB die Material- und Informationsfliisse vom Einkauf bis zum Vertrieb iiber Rechner miteinander vernetzt sind. Hierbei spielen
319
die Sensoren zur Ermittlung, Uberwachung und zur Steuerung wichtiger ProzeBgroBen eine bedeutende RoUe. Deshalb werden die Anwendungen vor allem in der Fertigungstechnik liegen und dort hauptsachlich im Bereich der Automatisierungs- und Robotertechnik. Die dafiir notwendigen Sensorsysteme mussen auBer dem Sensorelement die Elektronik zum Auswerten und Steuern der Parameter beeinhalten {intelligente Sensorsysteme). Die einzelnen MeBgroBen werden dabei online (direkt im FertigungsprozeB) oder offline (auBerhalb des Fertigungsprozesses) erfaBt. Bei Online-Messungen konnen unerwunschte ProzeBgroBen (z. B. zu langsame Schnittgeschwindigkeiten) oder Abweichungen der Lage von Werkstucken direkt korrigiert werden. Voraussetzung ist, daB die Schnittstellen zu den Steuerprogrammen anderer Fertigungsanlagen sowie zu den sonstigen rechnergesteuerten Prozessen (z. B. Materialwirtschaft) standardisiert sind (Abschn. 16). Ebenso bedeutend ist der Einsatz der Sensoren beim Verbraucher. Als wichtige Anwendungsbereiche sind beispielsweise zu nennen: Motoren und Heizungen, ferner Dosierung von Hilfsstoffen, beispielsweise von Waschpulver bei Waschmaschinen und Entharter bei Geschirrspiilern. Dadurch kann man einen Beitrag zur Verringerung der Umweltschaden oder zur Einsparung von Rohstoffen leisten.
320
8 Analoge integrierte Schaltungen
8 Analoge integrierte Schaltungen
8.1 Herstellung und Technologie Integrierte Schaltungen bestehen aus einer Vielzahl von passiven und aktiven Bauelementen (z. B. Widerstande, Dioden, Kondensatoren Oder Transistoren), die durch eine entsprechende Schaltung miteinander verbunden sind. Aus diesen Bauelementen baut man groBere und kompliziertere monolithische Schaltungen auf sehr kleinem Raum auf (z. B. in einem Chip der Kantenlange 1 mm bis 2 mm). Auf einer Silicium-Scheibe lassen sich gleichzeitig sehr viele identische integrierte Schaltungen unterbringen. Durch die Massenproduktion der integrierten Schaltungen entfallt auf jede nur ein kleiner Teil der hohen Entwicklungs- und Fertigungskosten, so daB die integrierte Schaltung nicht nur wesenthch kleiner, sondern auch bilhger und - wegen der geringen Anzahl an Lotverbindungen - auch zuverlassiger ist. Voraussetzung fur eine hohe Zuverlassigkeit ist ein geeignetes Gehause, das schadliche Fremdstoffe, vor allem Wasserdampf, von den feinen und empfindlichen Halbleiterstrukturen fernhalt. Weiterhin diirfen die Grenzwerte des erlaubten Arbeitsbereichs wie Spannungen, Strome, Verlustleistung und Temperatur nicht iiberschritten werden. Die grofie Integrationsdichte, die gunstigen Leistungsdaten, die Zuverlassigkeit und der geringe PreisJQ aktives Element der heute verwendeten komplexen analogen und digitalen Schaltungen haben die Verbreitung der Elektronik in alle Lebensbereiche moghch gemacht. Die auch bei analogen Halbleitern erhebUch verbesserte Herstellungstechnologie erlaubt heute den problemlosen Aufbau leistungsfahiger Analogschaltungen. Diese sind vor allem dann kleiner und preisgiinstiger als Digitalschaltungen, wenn die Schnittstellen analoge Signale verlangen, die Genauigkeit nicht allzu groB sein muB Oder die Signalverarbeitung sehr schnell sein muB, wie beispielsweise fur eine schnelle Regelung. Soil ein analog erfaBtes Signal digital weiterver-
arbeitet werden, beispielsweise vor und in einem Digital-Analog-Wandler, dann darf der Analogteil keine zusatzlichen Fehler verursachen. Modeme Prazisionsverstarker arbeiten auch bei 16 Bit Auflosung (entsprechend ?^ 15 • 10~^)im Digitalteil ausreichend genau. Viele Aufgaben lassen sich durch analoge oder digitale Signalverarbeitung mit vergleichbarem Ergebnis 15sen. Integrierte digitale Schaltungen sind im Abschn. 12 beschrieben. Analoge integrierte Schaltungen kann man mit den heute weit entwickelten Technologien fiir fast jeden Anwendungszweck entwickeln, sofern die benotigte Stiickzahl die Entwicklungskosten rechtfertigt. Analoge integrierte Schaltungen gibt es in bipolarer und in MOS-Technologie. Dabei stellt man die einzelnen Bauteile gleichzeitig nebeneinander auf der Oberflache eines Chips auf einem groBen Wafer her, meistens in Planartechnik. Im folgenden sind die einzelnen Schritte gezeigt, mit denen beispielsweise ein bipolarer Transistor in Silicium-Planartechnik innerhalb einer integrierten Schaltung hergestellt wird (Bild 8-1). Ausgangsmaterial ist ein hochreiner SihciumEinkristall mit 10 cm Durchmesser und 50 cm Lange, der mit Diamantwerkzeugen in etwa 0,25 mm diinne Scheiben (Wafer) zersagt wird. Die Dicke ist durch die mechanische Bearbeitung festgelegt, die elektrisch aktive Schicht betragt ungefahr 10 ^im. Die Oberflache wird gelappt, so daB sie glatt wird und die Unebenheiten erheblich kleiner als 1 jam sind. Auf diesem Wafer (Bild 8-1 a) bringt man mit der PlanarTechnologie eine Vielzahl gleicher Bauelemente auf. Dazu sind folgende Fertigungsschritte erforderlich: 1) Oxidation Bei hoher Temperatur setzt man den SiliciumWafer einer Atmosphare aus Wasserdampf oder Sauerstoff aus. Der Sauerstoff diffundiert in das Sihcium und bildet eine diinne Schicht (0,2 jim bis 2 i^m) von Siliciumoxid (Si02, Bild 8-1 b). Dieser Belag hat zwei wichtige Funktionen: Zum einen dient der Si02-Belag wahrend der Herstellung als Maske zur gezielten Dotierung mit Fremdstoffen. Dazu wird das Siliciumoxid an den erforderhchen Stellen spater mit FluBsaure weggeatzt. Zum anderen bildet die letzte im FertigungsprozeB aufgebrachte Si02Schicht eine elektrisch isolierende, nicht korro-
8.1 Herstellung und Technologic
p-Substrat 200 \im bis 300 ^im
l \ \ \ \ \ N N \ \ \ \ \ \ \ \ \ \ \ N \ \ \ \ \ \ \ \ \ \ \ ^ S i 0 2 - S c h i c h t 0,5 ^im /
L p-Substrat
b)
Si02-Schicht -p-Substrat
UV-Licht
^ ^ ^ ^ ^ ^ ^ ^ ^ ° * ° Si02-Schicht ' - ^ p-Substrat d) \ ( ^ \ ( ^ ^ v V v r Fotolack ^^ Si02-Schicht - p-Substrat
^VV^VV^VVVM
^^^^^^^^^:l:l
^SiOa-Schicht teilweise weggeatzt
321
dierende und vor auBeren Fremdeinwirkungen sichere Schutzschicht. 2) Maskieren mit Fotolack Um die entsprechenden Stellen gezielt dotieren zu konnen, verwendet man Masken, mit deren Hilfe die Fremdstoffe an den erwiinschten Stellen in das Silicium eindiffundieren konnen, wahrend sie die ubrige Flache aber wirksam abdecken. Zu diesem Zweck bringt man auf die Siliciumdioxid-Oberflache einen lichtempfindlichen Lack (Fotolack) auf (Bild 8-1 c). Der Fotolack polymerisiert unter der Einwirkung ultravioletten Lichtes (Bild 8-1 d). Die abgedeckten und nicht polymerisierten Lackstellen lassen sich mit einem Entwickler abwaschen (Bild 8-1 e). Das freiliegende Siliciumdioxid laBt sich mit FluBsaure (HF^q) abatzen, wahrend der Fotopolymer das darunterliegende Si02 schiitzt. Im nachfolgenden Arbeitsgang entfernt man den restlichen Fotolack, so daB ein Siliciumdioxid-Fenster (Maske) entstanden ist, durch das dotiert werden kann (Bild 8-1 f). Die Fotomaske selbst zeichnet man mit einem CAD-System groB auf, vervielfaltigt sie mit dem CAD-System oder fotografisch und verkleinert sie auf einen maBhaltigen Trager, beispielsweise Glas. Fiir jeden ProzeBschritt ist eine eigene Maske erforderlich. Bei diesem Verfahren sind Strukturen, die kleiner als die Lichtwellenlange sind, nicht zu verwirkUchen.
3) Dotierung Bei einer Temperatur von etwa 1200 °C setzt man den Wafer im Diffusionsofen einem Strom ^SWWSNWS^ Si02-Schicht von Dotierungsatomen (z. B. Arsen, Bor oder hochdotierte Phosphor) aus, so daB das gewunschte Dotien+-Schicht rungsprofil (richtige Konzentration der Dotiereindiffundiert atome in der gewiinschten Eindringtiefe) entsteht (Bild 8-1 g). Die Dotierungsatome dringen nur in das von der Maske freigegebene Silicium "^YXXXXK SiOg-Schicht weggeatzt ein. n+-Schicht p-Substrat Statt durch Diffusion laBt sich die erforderliche Dotierung auch mit dem Verfahren der lonenimplantation wesentHch genauer einstellen. Da-aufgewachsene bei werden lonen des Dotierungselements in n-Epitaxieschicht einem elektrischen Feld (50 kV bis 200 kV) be10|xmbis20nm - n^Zwischenschicht schleunigt und dringen beim Auftreffen in die - p-Substrat SiHciumoberflache ein. Die Eindringtiefe und i) die Konzentration lassen sich iiber die BeBild8-L Fertigungsschritte zur Herstellung eines bi- schleunigungsspannung und den lonenstrom polaren Transistors in Silicium-Planartechnik. genau steuern. Die lonenimplantation ist bei - p-Substrat
322
8 Analoge integrierte Schaltungen SiOg-Schicht teilweise weggeatzt n-Epitaxieschicht n^-Zwischenlage p-Substrat
l.-..N,NAN.N\N,\.N,N.N\NN.N,N,NY
( ^ ^
•^Z2SS2^:
/V\\\^v\vy\\\\\\Ni
^\\\\VV\\
SiOg-Schicht
p^ dotierter Ring urn das neue Element n-Epitaxieschicht n^-Zwischenlage p-Substrat
-SiOg-Schicht - p^-dotierter Ring urn das neue Element - n-Epitaxieschicht - n^-Zwischenlage -p-Substrat
m)
' 'w
V v v V V v:^''^
'^xxxyxx
Epitaxieschicht ^'^-^r- n-Epitaxies n^-Zwischenlage p-Substrat
n+-Kollektor n^-Emitter p-Basiszone n-Kollektoranschlu(3 n^-Zwischenlage p-Substrat
Al-Metallisierung SiOaSchutzschicht p+ dotierter Ring um den Transistor p-Substrat
Kollektor
Emitter
Basis
Al-Metallisierung Si02-Schutzschicht •n+-Emitter •p-Basiszone n-Kollektor n+-Zwischenlage p-Substrat
Raumtemperatur moglich. Deshalb sind auch keine hochtemperaturbestandigen Masken aus Si02 notig, sondern man kann mit Metallmasken arbeiten. 4) Epitaxie Die zur Herstellung von Transistoren erforderlichen Eigenschaften des Substrats, niederohmig und deshalb hoch dotiert zu sein, widersprechen haufig den Anforderungen an den schwach oder mit anderer Polaritat dotierten aktiven Bereich. Uber den Wafer leitet man in einer Wasserstoffatmosphare Silan (SiHJ, das sich bei ungefahr 1000 °C zu Silicium und Wasserstoff zersetzt. Dabei wachst eine 10 jam bis 20 |im dicke einkristalline Siliciumschicht auf den Wafer auf (Epitaxie), die sich durch Zugabe anderer Elemente wahrend des Aufwachsens dotieren laBt (Bild 8-1 i). In dieser Epitaxieschicht entstehen spater die meisten elektrischen Bauteile. 5) Herstellung weiterer Zonen Fur integrierte Schaltungen sind stets viele Bauteile notig, die voneinander elektrisch isoliert sein miissen. Im dargestellten Fall ist der kiinftige Transistor in der n-Epitaxie-Schicht auf dem p-Substrat von einem p"^-dotierten Ring umgeben (Bild 8-1 k und 1). Man verbindet das Substrat mit der negativen Versorgungsspannung; die n-Epitaxie-Schicht ist positiver und isoliert den Transistor iiber einen in Sperrichtung vorgespannten pn-Ubergang. In den weiteren ProzeBschritten stellt man die Basiszone (Bild 8-1 m und n) und den Emitter sowie den KollektoranschluB (Bild 8-1 o) her. Jeder Schritt enthalt das Aufbringen einer Si02-Schicht und des Photolacks, das Belichten, Atzen, Waschen und Diffundieren. Jetzt ist auch der Zweck der im ProzeBschritt g) hergestellten Zwischenschicht erkennbar. Sie bildet fur den in der n-Epitaxiezone liegenden Kollektor eine groBflachige und niederohmige Verbindung zum kleinen KollektoranschluB (engl.: buried layer).
6) MetalHsierung Den fast fertigen Wafer bedampft man mit Aluminium, schiitzt die Kontaktanschliisse (Bondinseln) und Leiterbahnen nach dem MaskierBild8-1. Fertigungsschritte zur Herstellung eines bi- verfahren und atzt das iiberschussige Alumipolaren Transistors in Silicium-Planartechnik (Fort- nium ab. Zur Herstellung eines bipolaren npn-Transisetzung).
8.1 Herstellung und Technologic
stors innerhalb einer integrierten Schaltung sind nach Bild 8-1 folgende Fertigungsschritte erforderlich: a) Ausgangsmaterial ist p-dotiertes Silicium. b) Oxidation an der Oberflache zu Siliciumdioxid. c) Aufbringen des Fotolacks. d) Belichten iiber eine Fotomaske. e) Entfernen des nicht belichteten Fotolacks. f) Wegatzen des Siliciumdioxids an den nicht mit Fotolack beschichteten Stellen. Dadurch entsteht eine Maske. g) Eindiffundieren einer hochdotierten n^Zone. h) Entfernen der Si02-Abdeckmaske. i) Aufwachsen einer n-Epitaxie-Schicht. k) Erzeugen, Maskieren, Atzen und Reinigen einer Si02-Schicht. 1) Eindiffundieren eines p^-dotierten Ringes um das kiinftige Bauteil. m) Erzeugen, Maskieren, Atzen und Reinigen einer Si02-Maske fiir den Basisbereich. n) Diffundieren der Basiszone. o) Erzeugen, Maskieren, Atzen und Reinigen einer Si02-Maske fiir die Emitterzone und den KollektoranschluB. Diffundieren dieser Bereiche. So sind der Emitter (E), die Basis (B) und der Kollektor (C) des Transistors entstanden. Die Si02-Schicht entfernt man nicht, sondern belaBt sie als Korrosionsschutz. p) MetalHsieren der Oberflache. q) Wegatzen der nicht benotigten MetalHsierung (uber eine Maske). Eine Vielzahl der wiederkehrenden Schritte: Oxidieren, Beschichten mit Fotolack, Belichten, Wegatzen zur Maskenbildung und Diffusion sind notwendig, bis die entsprechenden Bauelemente und ihre Schaltung funktionsfahig sind. Transistoren sind die wichtigsten Elemente einer integrierten Schaltung. Zur Reahsierung einer praktisch nutzbaren Schaltung sind auch Dioden, Widerstande und Kondensatoren erforderlich. Grundsatzlich eignet sich jeder pn-Ubergang als Diode. Da die Basis-Emitterdiode nur 4 V bis 5 V Sperrspannung aushalt, ist ihr Einsatz begrenzt. Dioden stellt man haufig aus einem Transistor her, dessen Basis und Kollektor verbunden sind. Durch die Stromverstarkung entsteht dabei eine Diode mit steiler DurchlaBkennhnie.
323
Widerstande lassen sich auf verschiedene Arten herstellen. Haufig wird eine leitfahige Basiszone diffundiert, deren spezifischer Widerstand und deren Lange und Breite den endgiiltigen Widerstandswert bestimmt. Die erreichbaren Werte liegen zwischen 25 Q und 25 kQ; sie sind grob toleriert (±20%) und haben einen hohen Temperaturkoeffizienten, ungefahr 2000 ppm/K. Der Gleichlauf der Widerstande auf einem Chip ist erheblich besser (±2%). Deshalb werden die Schaltungen haufig so ausgelegt, daB nicht die Absolutwerte mehrerer Widerstande, sondern nur ihr Verhaltnis maBgebend ist (Bild 8-2). Al-Kontakt Si02 Schicht p-Widerstand p^ dotierter Ring n - Epitaxieschicht zur Isolierung p-Substrat
Bild 8-2. Integrierter Widerstand, aus einer leitfdhigen Basiszone hergestellt.
Werden MOS-Bauelemente integriert, dann kann man den Kanalbereich eines selbstleitenden MOS-Transistors als Widerstand benutzen. Der Wertebereich entspricht dem der leitenden Basiszonen; die Absoluttoleranzen und die Temperaturkoeffizienten sind aber um den Faktor 10 besser. Durch Aufdampfen einer Ni-Cr-Schicht uber der Siliciumdioxidschicht lassen sich Widerstande mit geringen Temperaturkoeffizienten herstellen, die durch einen Laserabgleich auch sehr geringe absolute Abweichungen haben. Das Verfahren ist teuer und wird nur angewandt, wenn genaue Widerstande erforderhch sind. Kondensatoren stellt man wegen der begrenzten Flache nur mit kleineren Werten her (selten C > 50 pF). GroBere Kapazitatswerte sind zu vermeiden, weil sie zu viel Chipflache verbrauchen und eine groBe parasitare Kapazitat haben. Der einfachste Kondensator ist eine in Sperrichtung vorgespannte Diode, deren Kapazitat in hohem MaBe von der anhegenden Spannung abhangt und die deshalb kaum verwendet wird. Gunstige Eigenschaften bietet ein Kondensator, der auf einer dicken Si02-Schicht des Substrats aufgebaut ist (Bild 8-3). Sein unterer Belag besteht aus polykristallinem Silicium, das metalHsche Eigenschaften hat, Siliciumnitrid (Si3N4) als Dielektrikum und der iibUchen Metallisie-
324
8 Analoge integrierte Schaltungen Metall
Nitrid
Bild 8-3. Integrierter Kondensator. Werkbild: Texas Instruments.
rung als obere Elektrode. Die Permittivitatszahl 8r des Siliciumnitrids ist dreimal grofier als die des Siliciumdioxids, weshalb die Flache und damit die parasitare Kapazitat entsprechend kleiner wird. Durch die Unterlage aus Si02 entfallt der vor allem bei hohen Temperaturen storende Reststrom eines pn-Oberganges. Induktivitaten sind in integrierter Technik nicht herzustellen. Sie lassen sich entweder umgehen, d.h. durch Verstarker, Widerstande und Kondensatoren ersetzen oder extern zuschalten. In automatischen Priifgeraten priift man die einzelnen Schaltungen im ganzen Wafer auf ihre Funktion und ermittelt die wichtigsten Parameter. Dann zersagt man den Wafer und baut die fehlerfreien Chips in Gehause ein. AnschlieBend erfolgt ein weiterer Funktionstest. Bild 8-4 zeigt den Chip eines schnellen Operationsverstarkers fiir eine groBere Leistung (Teilbild a) und den einbaufertigen Operationsverstarker (Teilbild b). Neuere Entwicklungen der Planar-Technologie sind die bereits erwahnte lonenimplantation und a) Chip-Aufnahme eines schnellen Operationsverstarkers
Bild 8-4. Operationsverstarker.
die Elektronenstrahllithografie. Die Breite der Leiterbahnen wird durch die Wellenlange des Lichts (300 nm bis 750 nm) begrenzt. Bei der Anwendung von Elektronenstrahlen, mit denen die Masken direkt herausgeschnitten werden, lassen sich nicht nur Fertigungsgange (das Auftragen von Fotolack, BeHchten, Atzen) einsparen, sondern es sind auch Leiterbahnbreiten bis 10 nm moglich.
8.2 Operationsverstarker Operationsverstarker sind die wichtigste Gruppe der analogen integrierten Schaltungen. Sie fanden urspriinglich fiir Rechenoperationen in Analogrechnern und in der Regelungstechnik Verwendung. Dieser Einsatz erfordert eine sehr hohe Verstarkung (i; > 10^) von Gleichstromsignalen bis zu Frequenzen von einigen hundert Hz, einen nicht invertierenden Verstarkereingang, dessen Signale mit der Verstarkung v verstarkt werden und einen invertierenden Verstarkereingang mit der Verstarkung —v. Werden beide angesteuert, dann wird die Spannungsdifferenz zwischen beiden Eingangen mit der Verstarkung V verstarkt. Der erforderhche Eingangsstrom ist vernachlassigbar klein. Diese Verstarker lassen sich mit einfachen Netzwerken aus Widerstanden und Kondensatoren beschalten und verkniipfen die Eingangsspannungen und -strome nach den vorgegebenen b) einbaufertiger Operationsverstarker
Werkfoto: Burr-Brown.
8.2 Operationsverstarker
325
Tabelle 8-1. Vergleich eines idealen und eines realen Operationsverstarkers. Eigenschaft des Operationsverstarkers (OPV) Eingangsfehlspannung TemperatureinfluB auf U^Q Rauschen (Noise) Eingangsstrom Eingangswiderstand Gleichtaktunterdruckung EinfluB der Speisespannung Verstarkung bei Gleichstrom Frequenzabhangigkeit der Verstarkung (Grenzfrequenz) Anstiegsgeschwindigkeit der Ausgangsspannung Ausgangswiderstand
Symbol
Einheit
Idealer OPV
Realer OPV
Uto
mV ^iV/K
0 0 0 0
10 ^V bis 10 mV 0,2 |aV/K bis 10 |iV/K 2,5 nV/v^H^ bis 100 nV/^Hz 0,1 pA bis 1 |iA 100 kQ bis 10^^ a (MOSFET) 70 dB bis 120 dB 0,1 liV/V bis 0,1 mV/V lOV/mV bis lO^V/mV 1 Hz bis 10 kHz Abfall V^o mit 20 dB/Dekade
'^UIO
u„ h
R, CMMR PSRR Vvo
nV/VHz nA MQ dB ^iV/V V/mV
00 00
0 00 00
/. S
V/^is
00
Ro
Q
0
mathematischen Zusammenhangen zu dem benotigten Ausgangssignal Auf einem Halbleiterkristall aufgebaute Operationsverstarker senken den Platzbedarf und die Kosten so weit, daB Operationsverstarker trotz besserer Leistung preisgunstiger sind als diskret aufgebaute Schaltungen mit ein oder zwei Transistoren. Sie finden deshalb heute auch fur viele andere Zwecke Verwendung. 8.2.1 Idealer und realer Operationsverstarker Moderne Operationsverstarker bestehen aus vielen Transistoren und Widerstanden. Trotz guter Schaltungstechnik und fortgeschrittener Herstellungstechnologie verursachen Bauteileigenschaften und deren Toleranzen Abweichungen von den angestrebten Eigenschaften des idealen Operationsverstarkers. Sind die Abweichungen im genutzten Arbeitsbereich ausreichend klein, dann kann man die Schaltung mit einem idealen Verstarker berechnen. Tabelle 8-1 vergleicht die wichtigsten Kenndaten eines idealen und eines realen Operationsverstarkers und gibt den Wertebereich der Kenndaten bei realen Operationsverstarkern an. Preisgiinstige Operationsverstarker besitzen sowohl gute als auch schlechte Werte. Fiir viele Anwendungen ist dies ausreichend. In einer ersten, sehr einfachen Naherung betrachtet man den Verstarker als ideal; lediglich die Eingangsfehlspannung (Offsetspannung UIQ) und der Frequenzgang v = f{f) werden besonders
0,5 V/^is bis 2000 V/|is 10 Q bis 1 kQ
betrachtet (rot gekennzeichnete Zeilen in Tabelle 8-1). Bild 8-5 zeigt das Ersatzschaltbild eines Operationsverstarkers, der aus einem idealen Verstarker und extern zugeschalteten Storquellen besteht. Die Tabelle 8-2 erlautert deren Wirkung und gibt Richtwerte eines Standardverstarkers an. Das RC-Netzwerk am Ausgang stellt einen TiefpaB dar, der die Anstiegszeit begrenzt. Bild 8-6 a zeigt das normgerechte Schaltzeichen eines Operationsverstarkers. Das altere Schaltzeichen (Bild 8-6 b), das wegen seiner Dreieckform nicht mit anderen Zeichen verwechselt wird, erlaubt eine klarere Darstellung von Schaltungen und fmdet deshalb in diesem Buch Verwendung. Die Anschlusse fur die Speisespannungen + U^ und — U^ (Bild 8-6 c) werden wegen der besseren Ubersicht meistens weggelassen. 8.2.2 Schaltungstechnischer Aufbau Der folgende Abschnitt zeigt den Aufbau eines Operationsverstarkers. Die Eigenschaften des Verstarkers und ihre jeweilige schaltungstechnische Ursache sind hierin beschrieben. Ein Vergleich mit den erklarten Begriffen des Operationsverstarkers (Tabelle 8-2) sei empfohlen. Der einfachste Operationsverstarker besteht aus drei gleichspannungsgekoppelten Verstdrkerstufen. Bild 8-7 zeigt seine Prinzipschaltung. In der Praxis enthalten die Verstarker viele weitere Bauelemente, um die erwiinschte Funktion unter den geforderten Bedingungen sicherzustellen.
326
8 Analoge integrierte Schaltungen
Tabelle 8-2. Begriffe beim Operationsverstarker. Grenzwerte (Absolute maximum ratings)
Werte
Diese Werte diirfen nicht uberschritten werden, ohne den Verstarker zu beschadigen.
Speisespannung (Supply voltage) Eingangsspannung (Input voltage range) Differenzeingangsspannung (Differential input range) KurzschluBdauer (Duration of output short circuit)
(/s = ±18V
hochstzulassige Versorgungsspannung
U, = ±15Y
hochstzulassige Eingangsspannung
t/iD±30V
hochstzulassige Spannung zwischen den Eingangen Diese Zeit darf der OPV bei 25 °C Umgebungstemperatur gegen 0 V kurzgeschlossen sein.
Sperrschichttemperatur (Junction temperature) Lagertemperatur (Storage temperature)
r^ = oo
rj = 150°C T,,, = - 5 5 ° C 125 °C
In diesem Bereich halt der Verstarker die angegebenen Daten ein.
Funktionsbereich (Operating range) Speisespannung (Supply voltage) Umgebungstemperatur (Operating free-air temperature)
hochstzulassige Sperrschichttemperatur im Betrieb zulassiger Bereich der Umgebungstemperatur ohne Betrieb
Us = ± 3V ±18V ru = 0°Cbis70°C
In diesem Bereich arbeitet der Verstarker hnear. In diesem Bereich halt der Verstarker die angegebenen Daten ein.
Uio = ± 2 mV
Bei dieser Eingangsspannung wird die Ausgangsspannung des Operationsverstarkers OV Anderung der Eingangsfehlspannung als Funktion der Sperrschichttemperatur
Kennwerte (Electrical characteristics) Eingangsnullspannung, Eingangsfehlspannung (Input offset voltage) Temperaturkoeffizient der Eingangsfehlspannung (Temperature coefficient of input offset voltage) Eingangsnullstrom, Eingangsfehlstrom (Input offset current) Temperaturkoeffizient des Eingangsfehlstroms (Temperature coefficient of input offset current) Eingangsstrom (Input bias current)
a^,, = 3nV/K avxo Ao = ± 20 nA
ai,^ = 0,5 nA/K
/, = 60 nA AB
Eingangswiderstand (Input resistance differential mode)
i^i = 2 MQ
Eingangskapazitat (Input resistance differential mode)
C, = 1,5 pF
Bei dieser Eingangsstromdifferenz wird die Ausgangsspannung des Operationsverstarkers 0 V. Anderung des Eingangsfehlstroms als Funktion der Sperrschichttemperatur.
Mittelwert der beiden Eingangsstrome bei Eingangs- und Ausgangsspannung gleichOV Eingangswiderstand zwischen den beiden Eingangen des OPV bei kleinen Eingangssignalen Eingangskapazitat zwischen den beiden Eingangen des OPV bei kleinen Eingangssignalen
8.2 Operationsverstarker
327
Tabelle 8-2. Begriffe beim Operationsverstarker (Fortsetzung). Grenzwerte (Absolute maximum ratings)
Werte
Diese Werte diirfen nicht iiberschritten werden, ohne den Verstarker zu beschadigen.
Rauschdichte der Eingangsspannung (Input noise voltage density)
U^ = 15nY/y/Hz
Rauschdichte des Eingangsstroms (Input noise current density)
I, =
Gleichtaktunterdruckung (Common mode rejection ratio: CMRR)
CMRR = 90 dB
Betriebsspannungsunterdriickung (Power supply rejection ratio: PSRR)
PSRR = 20 ixV/V
Spannungsverstarkung, Leerlaufspannungsverstarkung (Large signal voltage gain)
i;uo = 110dB 220 V/mV ^vo
Aussteuerbereich der Ausgangsspannung (Output voltage swing)
[/oss = ±12V
Effektivwert der scheinbaren Eingangsspannung, die liber den Verstarker die Rauschspannung am Ausgang in einem vorgegebenen Frequenzbereich erzeugt Effektivwert des scheinbaren Eingangsstroms, der liber den Verstarker die Rauschspannung am Ausgang in einem vorgegebenen Frequenzbereich erzeugt Um dieses Verhaltnis werden gleichsinnige Anderungen der Eingangsspannung weniger verstarkt als Differenzeingangsspannungen. Die Anderung der Betriebsspannung U^ um 1 V verursacht die gleiche Anderung der Ausgangsspannung wie 20 |iV Eingangsspannungsanderung. Die Werte konnen fiir die positive und die negative Ausgangsspannung verschieden sein. Spannungsverstarkung im linearen Bereich flir Gleichspannungen und niedrige Frequenzen. Angabe als UQ/U^ in V/mV oder als Ayo = 20 Ig UJU, in dB. Linearer Bereich der Ausgangsspannung bei vorgegebener Betriebsspannung und vorgegebenem Lastwiderstand
Anstiegsgeschwindigkeit der Ausgangsspannung (Slew rate)
S = 0,8V/^is SR
Verstarkungs-Bandbreite-Produkt (Unity-gain bandwidth) Leistungsbandbreite (Full power bandwidth)
5i = 3 MHz
Phasenreserve bei der Verstarkung v=l (Phase margin at unity gain) Ausgangswiderstand (Open loop output resistance) AusgangskurzschluBstrom (Short circuit output) Stromaufnahme (Supply current)
^ . = 60°
3vA/^Uz
KDM
5n,ax=15kHz
RQ
= 100 a
7os = 10 mA Is = 2 mA
Bauartbedingte schnellste Anderung der Ausgangsspannung. Der Wert liegt beim kompensierten OPV fest und kann beim unkompensierten durch externe Beschaltung reduziert werden. Frequenz, bei der die offene Verstarkung auf 1 abgesunken ist H5chste Frequenz, bei der der Verstarker noch den vollen Hub der Ausgangsspannung erreicht Reserve bis zur kritischen Phasendrehung (180°) bei hohen Frequenzen mit der Verstarkung 1 Ausgangs-(Innen-)Widerstand des nicht gegengekoppelten Verstarkers Strom im Ausgang, wenn dieser nach Masse kurzgeschlossen ist Stromaufnahme des Verstarkers beim Ausgangsstrom 0. Ist der Ausgangsstrom =#0, dann erhoht sich die Stromaufnahme entsprechend.
328
8 Analoge integrierte Schaltungen
Bild 8-5. Ersatzschaltbild eines realen Operationsverstdrkers. a) genormtes Schaltzeichen +
l / = 00
b) alteres anschauliches Schaltzeichen
c) Operationsverstarkermit Anschlussen zur Stromversorgung
Bild 8-6. Schaltzeichen des Operationsverstdrkers.
Operationsverstarker werden meistens aus zwei symmetrischen Speisespannungen -\-U^ und — V^ gespeist, die im allgemeinen ± 15 V betragen. Sie erhalten keinen 0-Volt- oder MasseanschluB der Versorgungsspannung. Bis auf eine kleine Restspannung von ungefahr 1 V bis 3 V konnen sich die Eingangs-, Ausgangs- und internen Potentiale frei innerhalb der Versorgungsspannungen bewegen. Fur besondere Anwendungen gibt es Verstarker, die mit wesentlich kleineren Spannungen (3 V) und kleinen
Versorgungsstromen (jiA-Bereich) auskommen. Die erste Verstdrkerstufe ist stets ein Differenzverstdrker (Abschn. 3.2.5 und Bild 8-7). Er hat zwei Eingange, einen invertierenden ( —) und einen nicht invertierenden (+), die in der Schaltung meist mit + und — bezeichnet sind. Das Eingangssignal U^ erscheint verstarkt und gleichphasig am Kollektor des Transistors T2 und am Kollektor von T^ verstarkt und gegenphasig. Der Kollektor C2 steuert die Basis des Transistors T3, der als zweite Spannungsverstarkerstufe arbeitet. Sein Kollektor steuert die Basisanschliisse der Endstufentransistoren T4 und T5, die in KoUektorschaltung betrieben werden. Der Transistor T4 liefert positive Ausgangsstrome, T5 negative Ausgangsstrome. Beide sind reine Stromverstarker: die Spannungsverstarkung 1^3 dieser Stufe ist f 3 ^ 1. In jeder Stufe besitzt der Verstarker andere Eigenschaften (Bild 8-7). 8.2.2.1 Eingangsstufe als Differenzverstarker Der Verstarker soil bei der Eingangsspannung Uj = 0 am Ausgang die Spannung L/Q = 0 V abgeben. Dies ist nur naherungsweise moglich. Hierzu muB die stark temperatur- und stromabhangige Basis-Emitterspannung der verstarkenden Transistoren kompensiert werden. Im Differenzverstarker (Abschn. 3.2.5) erzeugt eine zweite, unter gleichen Bedingungen betriebene Verstarkerstufe die gleiche Fehlspannung und kompensiert damit den unerwiinschten Feb-
8.2 Operationsverstarker
nicht invert. Eing.
invert, Eing.
329
hohen Wert haben. Der dazu erforderliche sehr kleine Basisstrom /g wird durch hochverstarkende npn-Transistoren T^ und T2 (P ^ 150) sowie einen kleinen Kollektorstrom erreicht. R^ hegt bei Verstarkern mit bipolaren Eingangstransistoren zwischen 100 kQ und 50 MQ, abhangig von der Art der Eingangsstufe. Besteht die Eingangsstufe aus Feldeffekttransistoren, dann kann der Eingangswiderstand erheblich hoher sein. 8.2.2.2 Zweite Stufe als Spannungsverstarker
Die zweite Spannungsverstarkerstufe kann ein weiterer Differenzverstarker sein. Bei einfachen Operationsverstarkern besteht sie aus einem Verstarkertransistor, der wegen der hoheren Stromverstarkung auch ein DarlingtontransiBild8-7. Prinzipschaltung eines einfachen Operastor (Abschn. 3.2.6, Bild 3-44) sein kann. Sein tionsverstarkers. Arbeitswiderstand ist haufig eine Stromquelle mit einem sehr hohen differentiellen Widerstand, wodurch die Verstarkung erhoht wird, wahrend die Verlustleistung von der augenblicklichen Ausgangsspannung des OPV unabhangig wird. Die gemeinsame Spannungsverstarkung der ersten und der zweiten Stufe betragt meist D = 100000 oder 100 dB. Die zweite Verstarkerstufe enthalt haufig einen TiefpaB, der die Verstarkung mit zunehmender Frequenz verkleinert, damit der riickgekoppelte Verstarker nicht schwingt (beschrieben in der Regelungstechnik, Abschn. 10). Der Kondensator C in Bild 8-7 beschaltet die 0 25 50 75 zweite Verstarkerstufe als Miller-Kapazitdt Temperatur d/°C ^(Abschn. 3.2.1.5, Bild 3-30). Er kann im VerstarBild8-8. Moglicher Verlauf der Eingangsfehlspan- ker integriert sein, dieser ist dadurch frequenznung verschiedener Operationsverstarker als Funktion kompensiert. Bei vielen Verstarkern kann er der Kristalltemperatur. extern angeschlossen und mit der iibrigen Beler fast vollstandig. Die Eingangsfehlspannung schaltung abgestimmt werden. Der Innenwider(engl.: offset voltage; von offset: Versatz) liegt bei stand der ersten Stufe und der Kompensationsguten Verstarkern erheblich unter 100 |iV. Bild kondensator C bestimmen den Frequenzgang, 8-8 zeigt einen moglichen Verlauf der Eingangs- der in Bild 8-9 schwarz dargestellt ist. fehlspannung als Funktion der Kristalltempe- Verringert man die offene Verstarkung durch ratur. Bei 25 °C ist der Betrag dieser Span- eine Beschaltung, dann erhoht sich die Grenznung stets kleiner als der angegebene Grenz- frequenz, bei der die Verstarkung um 3 dB abwert, der bei groBeren Temperaturanderungen fallt (rote Kurve). Das Produkt aus Verstarkung iiberschritten werden kann. Bei vielen Opera- und Bandbreite bleibt aber konstant (Abschn. tionsverstarkern kann man die Eingangsfehl- 3.2.7.1, Bild 3-45). spannung durch eine externe Beschaltung nach Die Frequenzkompensation in der zweiten Bild 3-41 a zu null korrigieren: Die Kurve in Stufe bestimmt die Anstiegsgeschwindigkeit der Bild 8-8 verschiebt sich parallel, so daB sie bei Ausgangsspannung dujdt als eine weitere der Abgleichtemperatur durch 0 mV geht. typische Eigenschaft der Operationsverstarker. Der Eingangswiderstand K, soil einen moglichst Die Anstiegsgeschwindigkeit S (engl.: slew rate)
330
8 Analoge integrierte Schaltungen
100
1
— ohneCBegenkopplL»ng — mitGe genkopplun 3
^\^
80
60
(0 Q. CO
40
20 100
10
IK
100K
10 K
Frequenz in Hz
^-
Bild 8-9. Verstdrkung als Funktion der Frequenz.
S = dujdt hat die Einheit V/|as und gibt an, wie schnell sich die Ausgangsspannung UQ hochstens andern kann. Oberhalb einer bestimmten Frequenz, der Leistungsbandbreite (engl.: full power bandwidth), nimmt die Amplitude der Ausgangsspannung mit zunehmender Frequenz Hnear ab. Bild 8-10 zeigt die groBtmogliche Ausgangsspannung UQ bei verschiedenen Arbeitsfrequenzen. Bei beiden Frequenzen ist die Anstiegsgeschwindigkeit gleich. 15
10
1
7
\iV
— —
25KHz 100 KHz
\
/
^ ^
V
A A ,/
V \
10
/
\
V
A^ V|
/
- 15 0
20
40
60
Zeit — • » - f/|is
Bild 8-10. Grdfitmogliche Ausgangsspannung eines Operationsverstdrkers als Funktion der Frequenz.
8.2.2.3 Endstufe als Stromverstarker Die zweite Spannungsverstarkerstufe liefert zwar den voUen Spannungshub, aber nur einen
geringen Strom, der fur die praktische Anwendung zu klein ist. Ein nachgeschalteter Endstufentransistor soil die Ausgangsspannung erhalten und den Ausgangsstrom verstarken. Hierzu eignet sich ein Transistor in Kollektorschaltung (Abschn. 3.2.2, Bild 3-30). Dieser Transistor kann den Ausgangsstrom nur in einer Richtung, zwischen einer Versorgungsspannung und dem Ausgang, steuern. Da der Operationsverstarker positive und negative Ausgangsstrome aufbringen muB, sind zwei symmetrisch angeordnete Endstufentransistoren T4 und T5 in Kollektorschaltung erforderhch, die parallel geschaltet sind und bei verschiedenen Halbwellen arbeiten (Bild 8-7). Die Eingange an der jeweihgen Basis darf man gleichstrommaBig nicht direkt parallel schalten; denn die Ansteuerung muB die Basis-Emitterspannung der Transistoren T4 und T5 sowie den Spannungsabfall an den Emitterwiderstanden RE4 und RE5 beriicksichtigen. Der Strom in der zweiten Spannungsverstarkerstufe verursacht den erforderhchen Spannungsabfall an den Dioden Di und D2 sowie am Widerstand i^j^, unabhangig von der augenblicklichen Aussteuerspannung des Verstarkers. Erreicht der Transistor T3 seine Sattigungsspannung t/cEsat (ungefahr 0,5 V bis 1 V), dann ist die Aussteuergrenze erreicht. Die Spannungsdifferenz dU^^ zwischen der Speisespannung [7s + und der groBten Ausgangsspannung UQ setzt sich aus dem Spannungsabfall iiber den Emitterwiderstanden R^a und RE4, der Sattigungsspannung an T3 und der Basis-Emitterspannung von T4 zusammen. Der Betrag der groBten Aussteuerspannung ist deshalb 2 V bis 3 V kleiner als die jeweiHge Speisespannung U^^ und U^_. Mit steigendem Ausgangsstrom sinkt die Ausgangsspannung. Der differentielle Innenwiderstand liegt zwischen 50 Q und 500 Q. Der Ausgangsspannungsbereich modtmQV Rail to Rail Operationsverstarker umfaBt den ganzen Bereich der Versorgungsspannung. Auch die Eingangsspannung darf sich im ganzen Bereich der Versorgungsspannung verandern, ohne daB der Verstarker den linearen Bereich verlaBt. Dadurch konnen diese Verstarker an einer unipolaren Spannungsquelle, beispielsweise +5 V, betrieben werden. Bei kurzgeschlossenem Ausgang des Verstarkers fallt am Emitterwiderstand von T4 so viel Spannung ab, daB T6 durchgesteuert wird und T4 den
8.2 Operationsverstarker
331
stande sind nicht nur schlecht zu integrieren; sie wiirden an dieser Stelle auch einen untragbar iI groBen Spannungsabfall verursachen. Deshalb 10 arbeiten die Kollektoren der Transistoren T3 und T4 nicht auf ohmsche Widerstande, sony dern jeweils auf eine Stromquelle, die einen Strom Degrenz ung \ konstanten Arbeitsstrom mit einem hohen Inc CO Q. nenwiderstand kombiniert (Bild 8-13 a). Die Transistoren T^ und T3, sowie T2 und T4 arbeiten in einer modifizierten Kaskodeschaltung. Der Strom verstarker T^ (j5 ?^ 150) in KolInrlenwide rstand lektorschaltung steuert T3 in Basisschaltung. In -10 der Kaskodeschaltung bestimmt T^ die Strom]f verstarkung und die Grenzfrequenz, wahrend T3 fur die Spannungsfestigkeit der Gesamt•15 0 10 20 30 schaltung maBgebend ist. Ausgangsstrom/o/mA ^pnp-Transistoren in integrierten Schaltungen Bild8-ll. Grofite Ausgangsspannung eines Opera- auf p-Substrat haben eine geringe Stromvertionsverstdrkers als Funktion des Ausgangsstroms. starkung (j5 ?^ 5 bis 15) und eine niedrige Transitfrequenz {fj ^ 5 MHz). Beide Parameter haBasisstrom entzieht. Der Ausgangsstrom wird be- ben hier wenig EinfluB, da T3 in Basisschaltung grenzt, der Verstarker wird nicht zerstort. Diesen betrieben wird. Schutz wendet man auch beim komplementaren Diese Schaltung zeichnet sich durch einen sehr Ausgangstransistor an. Der Ausgangsstrom erhalt hohen Innenwiderstand aus und kann mit eidie in Bild 8-11 dargestellte Charakteristik. Heute nem hochohmigen Arbeitswiderstand eine hohe sind alle Operationsverstarker dauerkurzschlufi- Spannungsverstarkung erreichen. Die Transifest. storen T^ und T3 sowie T2 und T4 bilden zusammen einen Differenzverstarker. T^ und T2 erhal8.2.3 Beispiel eines Standardverstarkers ten ihren Kollektorstrom von Tg, der zusamDie realen Stufen eines Operationsverstarkers men mit Tg einen Stromspiegel bildet, wodurch seien am Beispiel des klassischen Verstarkertyps die Summe der Arbeitsstrome I^^ und 7^2 iiber 741 beschrieben, der in wenig geanderter Schal- einen groBen Eingangsspannungsbereich kontung als robuster und preisgiinstiger Doppel- stant bleibt. verstarker 1458 von vielen Herstellern weiterge- Die Stromquellen aus T5 und T^ sind uber T7 so baut und in groBem Umfang eingesetzt wird. gekoppelt, daB ein Stromspiegel entsteht. Dabei Der Differenzverstarker 741 in Bild 8-12 unter- stellt der Transistor T5 eine Stromquelle mit scheidet sich in zwei Punkten von dem in Bild dem differentiellen Innenwiderstand R^^2 MQ 8-7. Die Einzeltransistoren T^ und T2 sind Je- dar. wells durch eine abgewandelte Kaskodeschal- Durch die positive Aussteuerung des Differenztung ersetzt. Dadurch erreicht man im Diffe- verstarkers am nichtinvertierenden Eingang renzverstarker einen nahezu konstanten Ruhe- steigt der Kollektorstrom 7^3; die Basisspanstrom iiber den Eingangsspannungsbereich. Bei nung und der Basisstrom von T7 steigen ebengroBer Eingangsspannungsdifferenz l/j > 5 V falls. Der daraus resultierende Emitterstrom 7^7 nehmen die pnp-Transistoren T3 und T4 die teilt sich gleichmaBig auf die Basisstrome 7B 5 iiberhohte Eingangsspannung auf. Die Basis- und 7B6 auf, und die zugehorigen KollektorEmitter-Strecke eines pnp-Transistors kann in strome 7^5 und 7^6 steigen gleich stark an. Sperrichtung 30 V aushalten, wahrend ein npn- Im Differenzverstarker ist aber die Summe aus Transistor schon bei 5 V durchbricht. 7^3 und 7c4 konstant, d. h. wenn 7^3 zunimmt, Die Spannungsverstarkung der Stufe hangt von muB 7c4 abnehmen. Um den Strom im Stromder Stromverstarkung der npn-Transistoren T^ spiegel (Tg) aufrecht zu erhalten, steigt die Kolund T2 und den Arbeitswiderstanden der Tran- lektor-Emitter-Spannung (7CE4 am Transistor sistoren T3 und T4 ab. Hochohmige Wider- T4 soweit an, daB der Strom durch den Transi15
-1>
332
8 Analoge integrierte Schaltungen + 15V
-\
TTr,
110 dB). Der kleine Arbeitsstrom von /^ ^ 1 jiA und die unvermeidbaren parasitaren Kapazitaten bedingen schon bei niedrigen Frequenzen einen frequenzabhdngigen
Verstdrkungsabfall
Ver-
starker mit dieser Eingangsstufe sind zwar genau, aber meistens langsam. Sie haben im allgemeinen einen weiteren Differenzverstarker als zusatzliche Spannungsverstarkerstufe. Soil der Operationsverstarker bei hoheren Frequenzen arbeiten, dann muB man entweder die Eingangsstufe mit einem hoheren Strom betreiben, wobei der benotigte Eingangsstrom steigt und der Eingangswiderstand sinkt, oder den Differenzverstarker aus Feldeffekttransistoren aufbauen (Abschn. 3.4.5, Bild 3-61). Eine Stromquelle in der gemeinsamen SourceZuleitung ermoghcht einen groBen Eingangsspannungsbereich und eine gute Gleichtaktunterdriickung. Feldeffekttransistoren haben einen kleinen Gate-Strom, auch wenn der
Drain-Strom im Ausgangskreis groB gewahlt wird, um hohere Frequenzen im Verstarker zu verarbeiten. Diese Eingangsstufe ermoglicht schnelle Verstarker mit hohem Eingangswiderstand. Differenzverstarker mit Feldeffekttransistoren haben aber eine groBere und starker temperaturabhangige Eingangsfehlspannung, die sich beim Verpacken in Plastikgehause und spater durch Alterung andert. Sie sind deshalb uber lange Zeit weniger stabil als bipolare Schaltungen. Bei hohen Temperaturen (>100°C) kann der Eingangsstrom, der ein Sperrstrom eines pn-tjbergangs ist, sehr stark ansteigen. Fur Sonderanwendungen gibt es Leistungsoperationsverstarker, die bei hoher Spannung ((7s = ± 140 V) oder hohen Stromen (^0 = ± 10 A) arbeiten konnen. Die hohe Verlustleistung wird uber ein bei Leistungstransistoren verwendetes Gehause abgefiihrt (Bild 8-4). 8.2.5 Stabilitatsbetrachtung Die Riickkopplung eines Operationsverstarkers fuhrt bei falscher Dimensionierung zur Selbsterregung und damit zu unerwunschten Schwingungen. Operationsverstarker werden stets mit einer Riickkopplung vom Ausgang auf den invertierenden Eingang betrieben. Der SignalfluB vom invertierenden Eingang zum Ausgang entspricht 180° Phasendrehung. Eine ohmscfie Beschaltung verursacht keine zusatzhche Phasendrehung, und es entsteht eine ideale Gegenkopplung. Mit zunehmender Arbeitsfrequenz erzeugt der Operationsverstarker selbst eine zusatzliche Phasendrehung; denn seine Verstarkerstufen bestehen aus Transistoren mit endUcher Grenzfrequenz sowie Widerstanden und Kondensatoren im Arbeitskreis. Erreicht diese zusatzHche Phasendrehung 180°, dann wirkt das zuriickgekoppelte Signal nicht gegen das Eingangssignal, sondern mit ihm und verstarkt seine Wirkung. Aus der Gegenkopplung ist eine Mitkopplung geworden. Jede Storung, beispielsweise Rauschen, erscheint wieder verstarkt am Eingang und durchlauft den Verstarker erneut solange, bis der Verstarker die Aussteuergrenze erreicht, d. h. der Regelkreis schwingt. Im regelungstechnischen Sinn ist der Operationsverstarker eine Reihenschaltung mehrerer
8.2 Operationsverstarker
Tiefpasse, die mit zunehmender Frequenz die Verstarkung verringern und durch die Signallaufzeit eine Phasenverschiebung zwischen dem Eingangs- und dem Ausgangssignal verursachen. Bild 8-15 a zeigt die drei Verstarkerstufen als in Reihe geschaltete Tiefpasse. Diese verstarkenden Tiefpasse verursachen die in Bild 8-15 b dargestellte frequenzabhangige Verstarkung und die zugehorige Phasenverschiebung (Bild 8-15 c). Die Gesamtverstarkung entsteht aus dem Produkt der Einzelverstarkungen, deren logarithmisches MaB (in dB) man leicht zur Gesamtverstarkung addieren kann. Die Phasenverschiebung der einzelnen Stufen laBt sich direkt addieren und als Gesamtverschiebung darstellen. Beide Kurven ergeben das BodeDiagramm eines Operationsverstarkers. In Abschn. 10 wird gezeigt, daB ein Regelkreis nur dann stabil ist, wenn bei 360° Phasendrehung die Verstarkung t; < 1 ist. Diese Voraussetzung muB bei der Beschaltung immer erfullt sein. Die einfachste Losung besteht aus einem Regelkreis mit moglichst wenig Verzogerungsgliedern, wovon eines eine niedrige Grenzfrequenz, die iibrigen eine hohe Grenzfrequenz haben. Durch eine zusatzliche Beschaltung wird die Frequenz der ersten vorhandenen Polstelle (des Tiefpasses mit der niedrigsten Grenzfrequenz) des Operationsverstarkers soweit verringert, daB die Verstarkung im ganzen Regelkreis auf eins abgesunken ist, bevor die Phasendrehung der nachsten Polstelle weitere 90° verursacht. Die roten Linien in Bild 8-15 a, 8-15 b und 8-15 c zeigen die neue frequenzabhangige Verstarkung und Phasendrehung. Die Verstarkung im Regelkreis hangt vom Frequenzgang des Operationsverstarkers und der riickfiihrenden Beschaltung ab. Ist die Verstarkung der ganzen Schaltung v>\, dann wird nur der Teil k = l/v der Ausgangsspannung auf den Eingang zuriickgefiihrt, die Kreisverstarkung wird mit dem Ruckkoppelfaktor k{k—\> 400
10 kHz
V 300
200 kHz
0,9
\
^
J L J-^^ 10^ 10^//Hz 1 10^ 10^f/Hz
1
3 MHz
1
^
10^ lO^f/Hz
b) Frequenzgang 10'
^
10^
10^ V
1102
^
0
>10
0,1 1
10
10^
10=^
10^
10^
Frequenz //Hz
10^
10^
10^
10^
^-
c) Phasengang
1
10
10^
10=^
10^
Frequenz f/Hz
10^ ^-
Bild 8-15. Bode-Diagramm eines Operationsverstarkers ohne Beeinflussung der Stufen.
ist die Abschwachung /c = 1, weshalb die StabiHtatsbedingung am schwierigsten zu erfiillen ist. Intern kompensierte Verstarker sind meistens fur die Verstarkung 1 kompensiert. Sie arbeiten dadurch sicher, aber langsam. Durch einen extern zugeschalteten Kondensator Oder die Kombination von Kondensator und Widerstand kann man den Frequenzgang individuell korrigieren und an die Beschaltung anpassen. Die Dimensionierung und die resul-
336
8 Analoge integrierte Schaltungen
In der Praxis liegt der neue Pol eines intern kompensierten bipolaren Operationsverstarkers zwischen 1 Hz und 10 Hz. Ein TiefpaB mit 3 Hz Grenzfrequenz besteht beispielsweise aus einem Widerstand mit 1 MQ und einem KonU, densator von 53 nF. Kondensatoren dieser GroBe lassen sich nicht in integrierten Schaltungen herstellen, weshalb der TiefpaB auf einem anderen Weg zu verwirkHchen ist. Bild 8-16. Signalweg im Regelkreis eines ruckgekopDie erste Polstelle wird vom TiefpaB aus dem pelten Operationsverstarkers. differentiellen Innenwiderstand des Differenzverstarkers (Ausgangswiderstand des Differenztierende Verstarkung als Funktion der Fre- verstarkers in Bild 8-7) und der dynamischen quenz ist in den Datenblattern der Hersteller Eingangskapazitat der nachfolgenden Spanangegeben. Die Verstarker bezeichnet man als nungsverstarkerstufe (Bild 8-7) bestimmt (Milnicht frequenzkompensiert (engl.: noncompen- ler-Integrator, Abschn. 3.2.1.5). Die zusammen sated). Sie arbeiten ohne externe Kompensation mit anderen parasitaren Kapazitaten und nicht stabil oder nur bei hoher Verstarkung, dem Innenwiderstand des Differenzverstarkers d.h. bei starker Abschwachung durch das R^^2 MQ erzeugte Grenzfrequenz liegt bei Ruckfuhrnetzwerk. Bei einer externen Kompen- einem bipolaren Verstarker ungefahr bei sation wird die Bandbreite nicht mehr als unbe- 10 kHz. Wird zu dieser Kapazitat eine weitere dingt notwendig eingeschrankt; der Verstarker hinzugeschaltet, dann laBt sich die Grenzfrearbeitet schneller als ein intern universell kom- quenz um mehrere Zehnerpotenzen senken. pensierter Verstarker (Bild 8-17). Dabei erscheint der Kondensator C ;^ 30 pF um die Spannungsverstarkung v^ ^ 400 ver10^ groBert. Durch diesen Kunstgriff reichen Kondensatoren zwischen 30 pF und 100 pF aus, die 10^ sich innerhalb der Schaltung herstellen lassen. Bild 8-7 zeigt beispielsweise den Kondensator C 10^ zwischen Ausgang und Eingang der zweiten V= 10 0 \ Spannungsverstarkerstufe. 10^ Die Verstarkung der zweiten Spannungsverv=^o \ starkerstufe hat bei 200 kHz den nachsten Pol, CO der von einem TiefpaB aus dem ArbeitswiderQ. CO V= 1 stand der zweiten Stufe und der parasitaren Lastkapazitat verursacht wird. Der Kompensationskondensator C bildet bei hoheren Fre0,1 quenzen eine Spannungsgegenkopplung (Ab10^ 10=^ 10^ 10^ 10^ 10^ 10 schn. 3.2.1.4), die den Ausgangswiderstand der Frequenz f/Hz Stufe verringert und dadurch den EinfluB des — Verstarkung als Funktion der Frequenz — offene Verstarkung bei der gewahlten Bandbreite Lastkondensators verkleinert. Der zweite Pol Bild 8-17. Verstarkung und Bandbreite eines extern wird von 200 kHz nach ;^ 10 MHz verschoben. kompensierten Operationsverstdrkers. Der Vorgang heiBt Pol-Splitting, Bild 8-18 zeigt den dadurch entstehenden Frequenzgang eines Der groBte Teil der heute angebotenen inte- kompensierten Verstarkers (rot) im Gegensatz grierten Operationsverstarker ist intern kom- zu einem unkompensierten (schwarz). Dabei pensiert. Bei ihnen liegt die erste Grenzfrequenz fallt auf, daB bei Frequenzen oberhalb 50 kHz so niedrig, daB der Verstarker mit der Verstar- die Phasendrehung des kompensierten Verstarkung v = l, d.h. ohne abschwachende Riick- kers geringer ist als die des unkompensierten kopplung stabil arbeitet. Diese Verstarker ha- Verstarkers. ben wenig Anschliisse und sind einfach zu Operationsverstarker sollen am Ausgang nicht handhaben. kapazitiv belastet werden. Der Kondensator
N
8.3 Operationsverstarker mit statischer Beschaltung
a) Stufen des Operationsverstarkers und ihr Frequenzgang 1. Stufe Differenzverstarker
^
>
2. Stufe Endstufe Spannungsverstarker Stromverstarker
—
>
400 10 KHz
J 1
300
1 \ | \ ^ 10^ 10^/7Hz 1
200 KHz
X
J_ 10^ 10^
0,9
/7Hz 1
3 MHz
X
J L 10^ 10^ /7Hz
337
aus, da jede Storung eine Schwingung mit der Eigenfrequenz auslost, die nur allmahUch abkUngt. Das zuruckgefiihrte Signal durchlauft den Verstarker und die Riickfuhrung und erscheint wieder als gleichphasiges und nahezu gleich groBes Signal am Eingang, weshalb die Schwingung entsprechend langsam abklingt. Eine sprunghafte Storung am Eingang des Verstarkers erzeugt die Ausgangsspannung nach Bild 8-19, Kurve 2 (Kurve 1 entspricht dem schwach gedampften Verlauf).
b) Frequenzgang
m
10^
- ^ ^
Ao
10^
Sprung a m ' ^ Eingang ^^ /
lO-'
\ 1//^
A
1/
^
>0
B ^o' > 10 Einschwingzeit in Vieifaciien der Periodendauer l/f^ — » -
10"
Bild 8-19. Einschwingen eines Operationsverstarkers bei unterschiedlicher Vers tar kung des Regelkreises. 1
10
10^
10^ 10^ Frequenz f/Hz
10^ ^^
10^
10^
10^
10'
c) Phasengang 0°
180° 270°
10
10^
10^ 10^ Frequenz /7Hz
10^
^^
Gute praktische Ergebnisse liefert ein Regelkreis, der bei der Verstarkung v = \ nicht mehr als 120° Phasendrehung verursacht und damit noch 60° Phasenreserve bis zur kritischen Riickkopplung aufweist. Dieser Regelkreis hat bei 180° Phasendrehung nur noch die Verstarkung V = 0,3. Nach einem Spannungssprung am Eingang schwingt der Ausgang nach der Kurve 3 in Bild 8-19 ein. Wird die Verstarkung weiter vermindert, so verschwindet das Uberschwingen. Bei v = 1 und 90° Phasenreserve entsteht der aperiodische Grenzfall und der Ausgang schwingt nach Kurve 4 ein.
Bild8-18. Bode-Diagramm eines Operationsverstarkers mit gegenseitiger Beeinflussung der Stufen.
bildet mit dem ohmschen Innenwiderstand des Verstarkers einen zusatzlichen TiefpaB, der eine weitere Phasendrehung bewirkt und den gegengekoppelten Verstarker instabil machen kann. Die zuvor genannte Stabilitatsbedingung {v R, gih naherungsweise: C/.^ = t/sau ^RJRi. R2 = 2R,'U,,J Um die Quelle moghchst wenig zu beeinflussen, wird R^ auf 2,2 kQ festgelegt. R2 = 2- 2,2 kQ • 12 V/24 mV = 2,2 MQ. Die Bedingung RjP R^ ist somit erfiillt.
8.3.5 Nichtlinearer Verstarker Mitunter fmdet zur Korrektur der nichtUnearen Kennlinie einer elektronischen Schaltung oder eines anderen Anlagenteiles eine Verstarkerschaltung mit definierter nichthnearer Ubertragungskennhnie Verwendung. Sie laBt sich mit einem Operationsverstarker mit nichtlinearer Ruckfuhrung verwirkhchen (Bild 8-32). Hierzu kann man ein Bauteil mit einer nichthnearen
346
8 Analoge integrierte Schaltungen a) Schaltung
a) Schaltung
Un
VDR J1
• d h
R2
¥
Ri
1 1
, * G4
\ > ^
ff
0,5 V um den Faktor V2 = l verstarken. Hierzu eignet sich die Schaltung nach Bild 8-33 a. Losung: Festlegung: Bei w^ = 5 V soil im Leitwert G2 nicht mehr als 0,5 mA Strom flieBen. G2 sei deshalb auf 100 |iS festgelegt. v = -GJG2, G^ = \v^\G2, Gi = 1 mS. Steigt die Ausgangsspannung uber Wg • 1;^ = 0,5 • 10 = 5 V an, dann soil die Verstarkung nur noch V2 — l sein. Dazu muB die Z-Diode Z3 die Spannung 11^^ = 5 Y haben. Der nachste Normwert ist: 11^^ = 5,1 V. Der neue Leitwert wird: G2 + G3 = GJv2, G3 = GJv2 - G2, G3 = 41 ^iS. Im Ergebnis werden die Widerstandswerte angegeben. R2 wurde zu 10 kQ festgelegt, R^ = 1 kQ, R^ = 25 kQ, Uy
: 5,1 V.
8.3.6 Addierender Verstarker, invertierend Bild 8-34 zeigt einen addierenden Verstarker mit invertierender Beschaltung. Nach der Knotenregel gilt
Ro
Ri 1
1 1
1fe '
\
1
\
*>
i
i
i
Rn 1 \
t
1 I
'
R2 1
347
•
Ue2 Uen
h>^ \ > >
(»
Ja
1
Bild 8-34. Addierender Verstarker mit invertierender Beschaltung.
Wie diese Gleichung zeigt, werden die Eingangsspannungen zuerst addiert, dann verstarkt und anschlieBend invertiert. Diese Schaltung findet haufig Verwendung. Sie gestattet die Addition unterschiedlicher Spannungen mit gleichem oder verschiedenem Skalenfaktor nach Gl. (8-12). Die Eingangsspannungen wirken uber die Widerstande R^ bis R^ auf den Knoten am invertierenden Eingang. Im linearen Bereich des Operationsverstarkers ist seine Eingangsspannung null, vom Eingang her scheint der Knoten am invertierenden Eingang mit Masse verbunden zu sein. Deshalb beeinflussen sich die verschiedenen Eingangsspannungen nicht, und die Eingange sind rUckwirkungsfrei. Der Eingangswiderstand ist der jeweiUge Widerstand zwischen Eingang und Knoten. 8.3.7 Addierender Verstarker, nicht invertierend Ein addierender Verstarker in nicht invertierender Schaltung ist in Bild 8-35 dargestellt.
•V.
R^
R2
R.
Ra
Wird nach U^ aufgelost, so erhalt man fur die Ubertragungsgleichung
^•=-(^^lf--^)Sind die Widerstande gleich, d. h. = ... = R^, so ergibt sich
(8-12) ^1 = ^2
(8-13)
Bild 8-35. Addierender Verstarker mit nicht invertierender Beschaltung.
348
8 Analoge integrierte Schaltungen
Fur den Knoten 1 gilt
^3.1
stante Strom im Ruckfuhrwiderstand eines invertierenden Oder nicht invertierenden Operationsverstarkers. Er regelt den Strom in der Ruckfuhrung stets so, daB sich die Eingangsund die Ruckfuhrstrome zu null erganzen. Dieser Strom ist auf den Knoten am Eingang des Operationsverstarkers bezogen und deshalb nur bedingt brauchbar.
^3.2
t/.„ - t/«
+-
R 3.n
= 0.
Die Knotenregel im Punkt 2 ergibt R2
In Bild 8-36 ist eine Schaltung dargestellt, in der die Spannungsquelle und der Verbraucher geerdet werden konnen.
Ri
Aufgelost nach U^ erhalt man Ri y.
J
L.
r
*^
'
Da bei einem idealen Operationsverstarker U^ = U^ ist, gilt wenn alle R^^ gleich sind
t>^
r' ^3
R,
R2
f 1
1
1
^1 + ^2 \^3
^3
^3
i
y
Oder ^ e l + ^e2 + ..- + ^ e n = ^ a
Ri
(n).
Fiir die Ubertragungsgleichung ergibt sich dann U. = ^k±^
n^i
(U,^ + C/,2 + ... + t/e„) . (8-14)
Beim nicht invertierenden addierenden Verstarker fuhrt der Knoten 1 die addierte aber noch nicht verstarkte Signalspannung, die uber die Eingangswiderstande auf die Signalquelle zuriickwirkt. Dadurch beeinflussen sich auch die Eingangsspannungen gegenseitig, sofern die Quellen nicht sehr niederohmig sind. Die Schaltung wendet man deshalb nur an, um Operationsverstarker einzusparen. 8.3.8 Konstantstromquellen Besonders in der MeBtechnik, aber auch bei elektronischen Schaltungen sind konstante Stromquellen erforderhch, deren Ausgangsstrom - in bestimmten Grenzen - unabhangig vom Lastwiderstand ist. Der Ausgangsstrom I^ hangt nicht von der abgegebenen Spannung der Quelle ab. Im einfachsten Fall flieBt der kon-
1 1
'
R5
h u:
R4 1
1
1^
^
'
I
•
1
\
(» Bild 8-36. Konstantstromquelle mit geerdetem Eingang und geerdetem Ausgang.
Der Operationsverstarker liefert den erforderlichen Strom uber den Widerstand K5 an den Verbraucher. Man miBt den Spannungsabfall an R5 mit der Differenzverstarkerschaltung Bild 8-24. Hierzu werden jeweils die Spannungen vor und nach dem Widerstand R^ geteilt und mit dem Operationsverstarker vergUchen. Aus Symmetriegriinden gilt: RJR^ = RJRATIst die Eingangsspannung U^ = 0, dann ist die Brucke abgeglichen, wenn die Spannung an K5 null ist, so daB kein Strom flieBt. Eine positive Eingangsspannung an U^ erhoht die Spannung L/p, der Operationsverstarker regelt U* so, daB l/p = L/„ ist. An R^ fallt jetzt die im Verhaltnis RJR^ geteilte Eingangsspannung U^ ab. Daraus laBt sich der Zusammenhang zwischen Eingangsspannung U^ und dem Ausgangsstrom leicht berechnen: h = U^
R^
(8-15)
^2^5
Durch den Widerstand R^ flieBt auBer dem zu messenden Ausgangsstrom auch der Strom in den Spannungsteiler aus R^ und R^. Dieser
8.3 Operationsverstarker mit statischer Beschaltung Strom ist der abgegebenen Spannung U^ proportional und er verringert den Innenwiderstand der Stromquelle auf den Wert Ri = R^ -\- R^. Soil ein sehr kleiner oder ein genauer Strom aus der Quelle flieBen, dann kann der Innenwiderstand nicht mehr vernachlassigt werden. Der Teller aus R^ und JR3 muB hochohmig sein, und es ist ein Operationsverstarker mit entsprechend kleinem Eingangsstrom (Input Bias Current) zu verwenden.
a) Schaltung /, R.
R2
i^2
^
^
1
b) wichtige Spannungen
8.3-5: Fiir die Pin-Diode in einem analogen Hochfrequenzabschwacher ist ein Steuerstrom zwischen 10 1^A und 10 mA erforderlich, der durch eine Spannung zwischen 0 V und 1 V gesteuert wird. Die PinDiode benotigt einschlieBlich der Entkopplungselemente hochstens 1,5 V. Losung:
1»
^-CZ2
• Beispiel
349
i
\
t -Uo
\
X-
Festlegungen: Es wird die Stromquelle nach Bild 8-36 benutzt, damit fiir den Differenzverstarker eine groBe 10 mA Strom die Spannung 8 V abfallen sollte. i?5 hat deshalb 800 Q. Aus Gl. (8-15) laBt sich das Verhaltnis R2IR4. ermitteln, wenn man den groBten Strom und die groBte Spannung einsetzt. 4 = (UJR,) • iR2lRd^ RilR^ = RJR, = 4^s/t^e, i?2/^4 = 10 mA • 800 Q/1 V = 8. i^i = 8 7^3. Der MeBstrom /meB, der durch R^ und R^^flieBt,verursacht in K5 einen Spannungsabfall, der wie ein Nutzstrom 7^ gemessen wird; er soil 10% des kleinsten Ausgangsstroms nicht iiberschreiten. 1^, = ^0 |aA, I^^Q = 1 |iA. Der Spannungsabfall an R^ und R^ betragt 1,5 V - 1 V = 0,5 V, die Summe der Widerstande wird: R^ + R^ = 0,5 V/1 |aA = 500 kQ. AuBerdem gilt 7^1 = 8 7^3, Ki+7^3 = 97^3 = 500 kQ. Es wird 7^3 = R^ = 55,6 kQ und R^=R^= 444,4 kQ.
Bild 8-37. Idealer Einweg-Gleichrichter.
8.3.9 Idealer Einweggleichrichter
8.3.10 Zweiweggleichrichter ohne gemeinsames Potential
Bei der Gleichrichtung kleiner Spannungen stort die DurchlaBspannung der Dioden D^ und D2 so wie deren Temperaturabhangigkeit. Diese Einfliisse kann man mit einer Schaltung nach Bild 8-37 ausschalten. Ist die Eingangsspannung u^ negativ {u^ < 0), so leitet die Diode D^ und die Diode D2 ist gesperrt (Schaltung wie ein invertierender Verstarker). Da die Ausgangsspannung u^ am Knoten von 7^2 ^ ^ ^ ^1 abgenommen wird, ist nur der Spannungsabfall an 7^2 niaBgebend, die DurchlaBspannung der Diode D^ spielt keine RoUe. Fiir u^> 0
2
1 1 20
40
60
80
100
Eingangsspannung UJm\/ —
u,0
b) einfach logarithmische Darstellung
( > Bild 8-44. Delogarithmierschaltung verstarker) . 1
(
(Exponential-
2
Nach der Knotenregel gilt - / C + /RI =0. Es ist J^=.PI^QU^^/UT mit u^^ = -U,. Dann ergibt sich fur die Knotengleichung - J S / Q C " ^ " / ^ ^
0
Fiir die Ubertragungsgleichung erhalt man
:3>
+ UJR,=0. L/, = i^iig/oe-^^/^-.
j=
O)
c
< 4
(C O) 0)
>
.
u
--*^
b) Ein- und Ausgangsspannung
Bild8-48.
mehr. Selbst wenn der Eingangsstrom null ist, wirkt die invertierte Offsetspannung wie eine Eingangsspannung u^ und erzeugt iiber dem Widerstand R einen Eingangsstrom, der integriert wird. In der Praxis muB man deshalb stets fur einen ausreichenden Eingangsstrom sorgen. Das kann im einfachsten Fall uber einen dem Kondensator C parallel geschalteten Riickfiihrwiderstand R* geschehen. Der Eingangsstrom wird dann aus der Ausgangsspannung iiber den Widerstand R* (im MD-Bereich, meistens > 10 MQ) gespeist (Bild 8-49). Die Ausgangsspannung hat dann einen kleinen, der Eingangsspannung t/g proportionalen, Anteil. Dadurch wird die Gleichstromverstarkung auf den Wert V = R'^/R begrenzt. Diesen proportionalen Anteil kann man nicht immer tolerieren. Der Riickfiihrwiderstand kann entfallen, wenn der Integrator in einem geschlossenen Regelkreis ist, in dem eine Abweichung der Ausgangsspannung u^ die Eingangsspannung u^ korrigiert und damit den Eingangsstrom des Operationsverstarkers sicherstellt.
Integrator.
Bild 8-48 b zeigt die Integration iiber jeweils einen rechteckformigen Eingangsimpuls mit verschiedener Form und Polaritat. Die Ausgangsspannung, d. h. die integrierte Kurve, ist rot eingezeichnet. Nicht immer soil die AusgangsgroBe des Integrators bei null beginnen. Dazu kann der Integrationskondensator auf den gewiinschten Anfangswert aufgeladen und mit dem Beginn der Integrationszeit weiter verandert werden. Da der Vorgang linear ist, kann man den Anfangswert auch am Ausgang des Integrators mit einer Addierschaltung hinzufiigen. Es gibt auch Integrationsschaltungen, deren Anfangswert einstellbar ist. Der Integrator aus Bild 8-48 hat keine Gleichstromruckfuhrung. Der zwar kleine, aber doch von null verschiedene Eingangsstrom des Operationsverstarkers muB iiber den Widerstand R zugefuhrt werden. Fehlt dieser Strom, beispielsweise bei offenem Eingang oder einer hochohmigen Quelle, dann wird der Eingangsstrom des Operationsverstarkers von seinem Ausgang uber den Kondensator C aufgebracht, wobei die Ausgangsspannung langsam bis an eine Aussteuergrenze driftet. In diesem Zustand arbeitet die Schaltung nicht
357
1 I
1 1
C
F
R ^'"^ R
R
R ^^
dt
R
Fiir die Ubertragungsgleichung ergibt sich
Uen
"a = ; ^ j [ K 3 + " e 4 + ... + "em)
(8-28)
Ue3 Ue,
•("el+"e2 + "- + Wen)]df+t/c
8.4.2 Differenzierer Bild 8-50. Integration mit Addition und Subtraktion.
Der Differenzierer ist das mathematische Gegenstiick zum Integrator, er verarbeitet nur
8.4 Operationsverstarker mit dynamischer Beschaltung Anderungen der Eingangsspannung u^ zu einer AusgangsgroBe u^. Vertauscht man den Kondensator und den Widerstand in Bild 8-48, so ergibt sich die Schaltung eines Differenzierers nach Bild 8-51 a. Durch den Kondensator C im Eingang flieBt nur dann Strom, wenn sich die Eingangsspannung dndert. Die Ausgangsspannung Kg ist der Anderung der Eingangsspannung Mg proportional.
b) Ein- und Ausgangsspannungen
359
widerstand \Z^^j^\ = l/coC. Die Quellspannung (7e muB daher einen vernachlassigbar kleinen Innenwiderstand haben. - Verstdrkung hochfrequenter Storsignale Bei sinusformiger Eingangsspannung u^ = l/g sin (co t) wird nach Gl. (8-29) u^ = — CO RCU^ cos (co t). Damit wird das AmpUtudenverhaltnis U^/U^ = CDRC. Das bedeutet: Sind im Eingangssignal hochfrequente Storsignale vorhanden, so treten diese im Ausgangssignal verstarkt hervor. Da die Gegenkopplung mit hoherer Frequenz abnimmt, wird das Rauschen der Eingangsstufe des Verstarkers sehr hoch verstarkt. - Instabilitdt wegen Schwingneigung Das i^C-Glied kann bis zu 90° Phasenverschiebung verursachen. Hierdurch wird die Schwingneigung des Verstarkers gefordert. Die Schaltung nach Bild 8-52 vermeidet diese Nachteile. 11C2
II 1
'
\jr
Ri J
i
|_
r
II
[ ^ .
II ^
\ > ^
Bild 8-51. Einfacher Differenzierer. Den Zusammenhang zwischen Eingangs- und Ausgangsspannung berechnet man liber den Strom im Knoten am invertierenden Eingang. Bild 8-51 b zeigt die entsprechenden Zeitfunktionen. Die Knotenregel lautet
R2 1 1
uA
,
1
Bild 8-52. Verbesserte Schaltung eines Differenzie rers.
Zunachst schaltet man den Widerstand R^ in Reihe zu C^. Die Schaltung wirkt als Differenzierer nur fur Frequenzen co =tc,
Ue
363
Ein giinstiger Ansatz ist 1 kQ< i^^ < lOOkQ. Wird R 1 zu klein gewahlt, dann ist der Eingangswiderstand klein und der Ausgangsstrom groB. Eine niedrige Grenzfrequenz bedingt auch hohe Kapazitatswerte. Wird R^ zu groB, dann wirken sich der Eingangsstrom und die -kapazitat des Verstarkers sowie die sonstigen parasitaren Kapazitaten starker aus. Liegt die Grenzfrequenz hoch, dann wird besser niederohmig dimensioniert, damit die Kondensatoren nicht zu klein werden. Die Einzelwerte berechnen sich zu
b) Verstarkung (Frequenzgang) 40
Ci = 3/a R cOg,
\ 30
.a = 0,5 1 ^Q.
>>. CD
C2 = a/3R(D^VQ .
1 = 0,1 ^-^^^
20
1
= 0,9 a =
•
,3
x^i
10 a
:iy' \ \
10 0,1
^
Bild 8-58 b und c zeigen die Ubertragungsfunktion nach Betrag und Phase bei der Verstarkung ^0 = 10 fiir verschiedene Dampfungswerte a. Der TiefpaB 2. Ordnung laBt sich auch mit einem Verstarker mit Einfachmitkopplung verwirklichen. Bild 8-59 zeigt die Schaltung. Der mitgekoppelte Verstarker arbeitet nur stabil, wenn seine Grundverstarkung begrenzt ist. Dabei nutzt man den nicht invertierenden Operationsverstarker nach Bild 8-23. Die Einzelwerte der Beschaltung berechnet man gemaB
10
1
^1 = ^2 = ^
normierte Frequenz -
'
vo = RJR^ + 1, C, = C2 = C=l/RcD^,
) Phasendrehung 0
1
a
= (3 - i?o) •
^a = 0,1
1
45
^a = 0,5 1 ^a = 0 9
Ri
90
lv\^a
Ue
- 1,3
r1>
i D
S ^=
7
135
Bild 8-59. Aktiver Tiefpafi mit Einfachmitkopplung. Bei dieser Schaltung laBt sich die Dampfung durch einen Spannungsteiler aus R3 und R4 1 10 einstellen, wobei die Gleichstromverstarkung normierte Frequenzund die Dampfung fest miteinander verkoppelt Bild8-58. Aktiver Tiefpafi mit Mehrfachgegenkoppsind. Fiir i^o ^ ^ wird a null oder negativ, und lung. die Schaltung schwingt selbstandig. Wird die 180
0,1
364
8 Analoge integrierte Schaltungen
Schaltung fur eine kleine Dampfung a ausgelegt, dann konnen kleine Anderungen von Bauelementwerten oder -toleranzen zum Schwingen fuhren. Fiir diese Anwendung ist der aktive TiefpaB mit Mehrfachgegenkopplung weniger kritisch. Fiir den Amplituden- und Phasengang gilt Bild 8-58 b und c. Bei alien Filterschaltungen sind Widerstande und Kondensatoren mit den liblichen Toleranzen zu ungenau. Berechnete und tatsachliche Werte soUten nicht mehr als 1% voneinander abweichen. Die Auswirkungen, vor allem auf die Phasendrehung bei der Grenzfrequenz, soUte man im Einzelfall nachrechnen.
Im DurchlaBbereich gelten folgende Werte: v^ = RJR^
und
CD^ =
\IR^C^.
Der Kondensator C2 soil die Verstarkung erst oberhalb des Arbeitsbereiches der Schaltung verringern. Deshalb gilt i^2 ^2 "^ ^ 1 ^1 • Die komplexe Ubertragungsfunktion berechnet man genau wie beim TiefpaB: R2
u. = -u.R^
jojC.R,
(8-42)
l+jcoQi^i
a) Schaltung
1—II
1
Beispiel 8.4-2: In einem Funkempfanger, der nur der Sprachiibertragung dient, sollen alle Tonfrequenzen bis 3,3 kHz um den Faktor f Q = 10 verstarkt werden; bei 10 kHz mu6 die Verstarkung auf 1 abgefallen sein.
Ci = 3/ajRcOg, R = 3/aCiC0g, i^ = 3 / M O n F - 2 7 1 - 3 3 0 0 - l / s . C2 = l , l l n F , R^ = Vo- R^.
1 1
II
/2 der Spannungsverstarkung VQ abgefallen ist. Bild 8-64 zeigt die Schaltung und den Frequenzgang.
366
8 Analoge integrierte Schaltungen
a) Schaltung
Q^ 11
"R. C,
R,
'f
. ^"^
p
^
1f^^
sehr niedrigen Arbeitsfrequenzen Filter mit hoher Giite herzustellen. Wie bei den Tief- und Hochpassen, kann man auch Bandpasse mit Einfachgegenkopplung, beispielsweise mit dem Doppel-T-Filter, sowie Bandpasse mit Mehrfachgegenkopplung oder Einfachmitkopplung aufbauen. Die Ubertragungsfunktion eines Bandpasses 2. Ordnung ist unabhangig von der Reahsierung und lautet
b) Frequenzgang
(8-45)
1
mit der Resonanzfrequenz a>Q, der normierten Frequenz Q = CD/COQ , der Verstarkung bei c Resonanzfrequenz VQ und der Giite Q. Die Giite Q ist ein MaB, das zum Ausdruck bringt, wie w schnell die Ausgangsamphtude abfallt, wenn die 1 0 Arbeitsfrequenz co von der Resonanzfrequenz 1(DO 0 01 0,1 1 10 (OQ abweicht. Bei den Grenzfrequenzen cOg = normierte Frequenz -: »COQ (1 ± l/2_2) ist die Verstarkung v auf den Wert Bild8-64. Bandpafi aus Hochpafi und Tiefpafi t?g = t;o/.y2abgesunken und die Ausgangsphase gegeniiber der Eingangsphase um ±45° ver1. Ordnung. schoben. Diese Schaltung ist immer dann notwendig, Den Frequenzbereich, in dem die Verstarkung wenn die Bandbreite h nicht klein gegen die um nicht mehr als um den Faktor ^ gegenMittenfrequenz /o ist, d. h. wenn /? > 0,1 /o wird. iiber dem Maximum bei der Mittenfrequenz abDie Grenze ist flieBend. Die erreichbare Band- gefallen ist, bezeichnet man als Durchlafibereich breite ist um so kleiner, je hoher die Flanken- und seine Breite als Bandbreite. Die Grenzfresteilheit beim Ubergang vom DurchlaB zum quenzen sind in Bild 8-65 b schwarz eingezeichSperrbereich sein soil. Hoch- und TiefpaBfilter net. Zwischen der Bandbreite b und der Gute Q konnen zusammengesetzt sein und eine hohere besteht der Zusammenhang Ordnung haben. Oft muB aus einem Frequenzgemisch nur eine Frequenz oder ein verhaltnismaBig schmales Frequenzband verwertet werden. Bei hoheren Frequenzen eignet sich ein Parallelschwingkreis Bild 8-65 a zeigt einen BandpaB mit Mehrfachvorziiglich fur diese Aufgabe. Er muB jedoch gegenkopplung. Zur Berechnung sei ein Bauteil aus einer hochohmigen Quelle angeregt und frei gewahlt und die anderen nach den vorgegemit einem hochohmigen Verbraucher abge- benen GroBen berechnet. Man erhalt schlossen werden, so daB je Schwingkreis min1 R,-^R2 destens ein Verstarker erforderlich ist. Bei nied(On = — rigen Frequenzen erlaubt die geringe Giite Q C\l i^ii^2^3 der verwendeten Spulen (Q = LjR) nur kleine v, = RJ2R, , Q = WoCRJ2. Filterguten, was zu einer geringen Flankensteilheit und oft unzureichender Unterdriickung Zusatzlich ist zu beachten: v>2Q^. unerwiinschter Frequenzen fiihrt. Die Schaltung arbeitet nur dann richtig, wenn Aktive Filter arbeiten nur mit Widerstanden die Leerlaufverstarkung v des unbeschalteten und Kondensatoren, die mit hoher Giite verfug- Operationsverstarkers bei der Resonanzfrebar sind. Werden zudem Operationsverstarker quenz groB ist. Diese Bedingung iibersieht man benutzt, deren Verstarkung bei der Arbeitsfre- leicht; man sollte sie deshalb stets nachprufen. quenz ausreichend hoch ist, dann sind auch bei Die Schaltung arbeitet auch bei hoher Gute staO)
8.4 Operationsverstarker mit dynamischer Beschaltung bil. Bild 8-65 b und c zeigen die frequenzabhangige Verstarkung und die Phasendrehung fur verschiedene Giiten. a) Schaltung
367
Der BandpaB laBt sich ebenso wie der Tief- und HochpaB auch iiber einen mitgekoppelten Verstarker verwirklichen. Bild 8-66 zeigt die Schaltung eines Bandpasses mit Einfachmitkopplung. Fur die Ubertragungseigenschaften gelten Bild 8-65 b und c. R
i
^
u
I
T R4
b) Verstarkung (Frequenzgang) 20 / A ^
f'° ho
/
0
/
Ki
1 ^ ' y7 /
/
^
Bild 8-66. Bandpafi mit Einfachmitkopplung.
Grfin7frAniie>n7
^ \ ^ c" D =
W
3
^ J ^ ) = 10
^
:C0
w - 10
/
> •20
\
\ (3=
30
-30
0,1
1 normierte Frequenz
10
c) Phasendrehung 90
Das Ausgangssignal wird auf den nicht invertierenden Eingang zuriickgekoppelt. Die Verstarkung V des Operationsverstarkers ist durch eine geeignete Schaltung auf den benotigten Wert festzulegen, da sie die Gute Q bestimmt. Eine hohe Giite erfordert zwar keine so hohe Leerlaufverstarkung wie bei der Schaltung mit Mehrfachgegenkopplung, bedingt aber eine sehr genau einzuhaltende Verstarkung, da die Gute direkt dem Kehrwert der kleinen GroBe (4 —i;) im Nenner proportional ist. Wird der Nenner null oder negativ, so tritt Selbsterregung ein, und die Schaltung schwingt auf ihrer Resonanzfrequenz. Sind die Resonanzfrequenz COQ und die Giite Q vorgegeben, so kann man R oder C frei wahlen und die zwei iibrigen GroBen berechnen. Beim BandpaB mit Einfachmitkopplung ist die Verstarkung v^ fest mit der Giite Q verkoppelt. Es gelten folgende Beziehungen: COQ
Q
8-
= ^2/R
C,
v^ = Vo/{4 -
VQ)
,
=^/{4-Vo).
Beispiel 0) •o
8.4-4: Der 19 kHz-Pilotton des Stereosignals soil durch einen BandpaB aus dem Gesamtsignal regeneriert werden. Die Verstarkung bei der Resonanzfrequenz soli i^r = 10 betragen. Losung:
normierte Frequenz
Bild 8-65. Bandpafi mit Mehrfachgegenkopplung.
Es wird der BandpaB mit Mehrfachgegenkopplung nach Bild 8-65 mit der Gute Q = 10 vorgeschlagen. Der Kondensator C wird mit 1000 pF festgelegt. Aus der Giite Q und der Mittenfrequenz COQ berechnet man den Widerstand R. ••(o^CRJl, R,=
368
8 Analoge integrierte Schaltungen
2Q/cOpC, ^3 = 167,5 kQ. Mit der Verstarkung i;, laBt sich R^ berechnen:
a) Schaltung
HZH
coo = (1/C) ^((R, + R,)/R,R2R,), R2 = RJHC'R,R,-1), R2 = 443 a .
t
C3
i:2C
^
M"'
Ue
8.4.3.6 Bandsperre Eine Bandsperre sperrt einen schmalen Frequenzbereich innerhalb eines breiteren Frequenzbandes. Man kann sie als aktives Filter verwirklichen, wenn der Eingangswiderstand Ri des invertierenden Operationsverstarkers durch ein Doppel-T-Filter ersetzt wird. Das Doppel-T-Filter in Bild 8-67 besteht aus zwei T-Gliedern. Das R-2C-R-Glied erzeugt zu einer Eingangswechselspannung einen nacheilenden Strom, das zweite C-R/2-C-Glied einen voreilenden. Die Eingange beider Glieder werden gemeinsam gespeist, weshalb sich die Ausgangsstrome subtrahieren. Bei der Resonanzfrequenz CDQ = 1/RC sind die Ausgangsstrome beider T-Glieder gleich groB, aber gegenphasig und heben sich dadurch auf. R
• •
I
i
I
E b) Dampfung (Frequenzgang) 1,0
^
0,8
^
*
r
II II c
!
1
1
}
1
(0
0,1
11 c
2CZ
i
>
^
In/
^
\\1 1 1
10
normierte Frequenz
4
c) Phasengang
1^ 2
^
\\\l\\l / ^/ ^
I 0,4
1 1
'
\
\ \ \ \ • i 0,6
R
i
aa
90 ff
Bild 8-67. Doppel- T-Filter.
45 \ \^5\^^
8-
Die DurchlaBkurve fur a = 0 in Bild 8-68 b zeigt den resultierenden Ausgangsstrom des Netzwerks als Funktion der Frequenz. Sie erklart die ebenfalls iibliche Bezeichnung Notch-Filter (engl.: notch: Kerbe, Einschnitt). Die Giite dieses Filters ist verhaltnismaBig gering. Bild 868 a stellt eine geanderte Schaltung mit einstellbarer Gute Q dar. Dabei wird die niederohmige Ausgangsspannung des Filters auf den FuBpunkt des Doppel-T-Netzwerks teilweise zuriickgekoppelt und sein dampfender EinfluB vermindert, solange der Ausgangsstrom des Netzwerks nicht null ist. Die Verstarkung ist eins, wenn die Arbeitsfrequenz von der Resonanzfrequenz weit entfernt ist. Bei der Resonanzfrequenz ist sie idealerweise null. (Durch Bauteiltoleranzen bleibt leicht eine Restverstar-
^1
45
90 0,1
1 normierte Frequenz
10
Bild8-68. Bandsperre mit Doppel-T-Filter und einstellbarer Giite. kung i; = 0,01). Bild 8-68 b und c zeigen den AmpHtuden- und Phasengang der Bandsperre mit dem Notch-Filter.
8.5 Weitere wichtige integrierte Analogschaltungen Diese Bandsperre mit einstellbarer Giite hat die Ubertragungsfunktion
369
Zener- oder Avalancheeffekt arbeiten. Diese Bandabstands-Referenzelemente und zahlreiche andere Analogschaltungen gibt es fiir viele besondere Anwendungsfalle preisgunstig. Die letzte Gruppe ist so vielfaltig, daB die entsprechenden Schaltungen zweckmaBigerweise den Mit den GroBen: COQ = 1/i^C, Q = CO/COQ und Datenbiichern und Ubersichtslisten analoger dem Teilerverhaltnis a{0 / 2 Elektrons. Mit diesem Zusammenhang ergibt Durch die Kombination der Gin. (8-50) und sich (8-51) erhalt man l n / B - l n / s = 7^^BE
Oder
AL/^,,=A17BE(T3)
+
T - ( l n / B - l n / s ) = C/BE mit /g = /c/j8 Oder In/g = In/^ — In j8. Durch Einsetzen der Beziehung I^ = I^/P und der Konstanten K = kje^ sowie anschlieBendes Logarithmieren erhalt man TK(ln/c-lnj?-ln/s)=(7BE. Die Ausdriicke InjS und In/^ sind konstant, so daB sich fiir A [/BE folgendes schreiben laBt AC/BEi=ArjKln/i
und (8-51)
a) Stromquelle nach Widlar
Q
(8-52)
^T,K(R,|R,)\n{IJI,),
Die Anderung der Basis-Emitter-Spannung ^^ zunehmender Temperatur ist negativ und der Ausdruck \n(IJI^ ist wegen Ii>l2 positiv. Die Anderung der Referenzspannung At/^ef kann durch die Wahl des Stromes I^ und des Widerstandsverhaltnisses R2/R2 zu null gemacht werden. Dies ist der Fall, wenn die Referenzspannung U^^^ die GroBe der Bandliikkenspannung U^Q erreicht.
A(7BE(T3)
Zur Analyse des Temperatureinflusses auf die Referenzspannung 1/^^^ laBt sich zeigen, daB die Spannungsdifferenz zwischen den EmitterBasis-Strecken zweier identischer Transistoren, die bei unterschiedlichen Kollektorstromen arbeiten, sich wie folgt verhalt:
_kT ^ B E ( T l ) ~ ^BE(T2) —
Die Temperaturabhangigkeit der Basis-Emitter-Spannung laBt sich schreiben als
Ti
O^O
( &
dl/„ ^ B E ( T 3 ) ( ^ ) ~ ^BEO ~^
D -o— b) Bandgap-Referenz mit drei Transistoren -o Rv
^ '-hrt) ^Reff
Bild8-71.
(I^ ^^ I "7"
Bandgap-Referenz mit drei Transistoren.
dr
(T(8-53)
Die Spannung l/gE (TB) entspricht etwa der Diffusionsspannung U^ und hat 'daher dieselbe Temperaturabhangigkeit (als Diffusionsspannung bezeichnet man die Potentialdifferenz zwischen dem p- und dem n-Gebiet eines pnUbergangs, die infolge der Diffusion der beweglichen Ladungstrager entsteht). TQ ist die Bezugstemperatur. Fiir die Diffusionsspannung gilt kT In
u, = -
Dabei sind n^ die Akzeptorkonzentration, n^ die Donatorkonzentration mit beispielsweise Als n^ = l-W^cm "^ und ^0 = 2-10^^cm intrinsische Trdgerdichte wird n-^ bezeichnet, die leicht temperaturabhangig ist. Sie betragt bei T= 300 K fur Silicium n^ = 1,02 • 10^^ cm~
374
8 Analoge integrierte Schaltungen ten, zu erhalten, wird diese Gleichung differenziert. Man erhalt dU.
U^
dT
Mit
U^
•+-
+ -^-—In R.
en
-£BG
n: =
2kT
nnQ
und
^BG
"" ^ B G / ^ O '
wobei eine schwache Temperaturabhangigkeit von HQ gegeniiber der e-Funktion vernachlassigt wird, ergibt sich
Wahlt man die Bandgap-Spannung U^Q » 1,204 V, die Widerstande ^ 2 ^ ^ ^ ^ 3 sowie den Strom / i so aus, daB -In R.
/i
= [t/B
U,BE0(T3)J
^0
kTo
ist, dann erhalt man dU^^f/dT=OY und somit eine temperaturstabile Bandgap-Referenz (TK=0). Damit ist der Temperaturkoeffizient der BasisEmitter-Spannung
dT
UBE
UBG
T
T
Die Energie W zur Uberwindung der Bandliicke zwischen dem Valenz- und dem Leitungsband bezeichnet man mit E^Q, und die daraus resultierende Spannung U^Q als Bandliickenspannung. Bezieht man den Ausdruck auf eine Bezugstemperatur (z. B. 300 K), dann ist
Hinweise fiir die Praxis Wenn man integrierte Referenzspannungen zur Uberwachung von Versorgungsspannungen verwendet, dann sollte man, um eine Fehlermeldung zu vermeiden, solche Typen wahlen, deren Ausgangsspannung beim Hochlaufen ihrer Versorgungsspannungen proportional zu dieser ansteigen. Es sollte also ein linearer Zusammenhang zwischen der Versorgungsspannung und der Ausgangsspannung des Referenzelements bestehen. Zur Ubung Bei alien Aufgaben ist die Schaltung und die Dimensionierung vorzuschlagen.
Setzt man die Gleichung (8-56) in die Gleichung (8-52) ein, so ergibt sich die Basis-Emitter-Spannung des Transistors T3 zu ^BE(T3)(^ )
T — ^BEO TfT + ^BGO
1
T
(8-57)
Die Bandgap-Spannung ist U^Q, und die BasisEmitter-Spannung ist UBEO • ^^^ Referenzspannung kann nun ausgedruckt werden als
1-
t/Ref=t/B
R,kT. + •
T
m
In
Um die Anderung der Referenzspannung iiber der Temperatur, d.h. den Temperaturgradien-
ij 8.5-1: Eine Tonfrequenzspannung aus einer hochohmigen Quelle soil um i; = 20 verstarkt werden. U 8.5-2: Drei Spannungen sollen linear addiert und mit verschiedenen Skalenfaktoren verstarkt werden. Die Verstarkung betrage jeweils v^ = 5, t;2 = 10 und v^ = 20. if 8.5-3: Innerhalb eines VielfachmeBgerates mit Verstarker mu6 Wechselspannung gleichgerichtet werden. Ein- und Ausgang sind auf Masse bezogen. Die Schaltung soil den Effektivwert der sinusformigen Eingangsspannung als Gleichspannungsmittelwert mit gleichem Zahlenwert ausgeben. Fiir den Gleich.spannungsmittelwert giU UQ = 1,11 L/^ff = \,\\u/^2. U 8.5-4: Es soil ein aktiver TiefpaB 1. Ordnung mit der Verstarkung i; = 20 und der Grenzfrequenz /g = 1 kHz dimensioniert werden. U 8.5-5: Einem Tonfrequenzsignal ist ein kleiner Betrag der Netzfrequenz mit 50 Hz iiberlagert. Eine 50-Hz-Bandsperre soil diese Frequenz unterdrucken. Die Schaltung ist zu bestimmen und zu dimensionieren.
9.1 Digital-Analog-Wandler (DA-Wandler)
375
immer zuerst durch den Analog-Digital- (AD) und erst gegen Ende der Verarbeitung durch den Digital-Analog-(DA) Wandler. Der DAWandler sei zuerst beschrieben, da er einfacher aufgebaut ist und das Verstandnis fur einige AD-Wandler erleichtert.
9 Digital-Analog- und Analog-Digital-Wandler
In vielen Prozessen fallen die Daten in elektrischer Form an oder werden zuerst in ein elektrisches Analogsignal umgesetzt. Dieses Analogsignal steht fiir die weitere Verarbeitung zur 9.1 Digital-Analog-Wandler Verfugung. Beispielsweise in einer Regelung, beim Telefon, Funk oder Fernsehen libertragt (DA-Wandler) man es liber groBe Entfernungen oder speichert DA-Wandler (engl.: digital to analog converter; es fiir eine spatere Nutzung, wie bei der Schall- DAC) erhalten am Eingang meistens eine binar platte oder dem Tonband. Bei dieser analogen kodierte Zahl (Digitalwort): in Ausnahmefallen Verarbeitung entstehen durch geringe Abwei- laBt sich mit einem entsprechend dimensionierchungen der Ubertragungselemente vom idea- ten Wandler auch eine BCD-Zahl umsetzen. len Verhalten Fehler, die sich mit zunehmender Bild 9-1 zeigt den einfachsten DA-Wandler. Anzahl der beteiligten Elemente summieren. Eine konstante Referenzspannung U^^^ speist Diese zusatzlichen Fehler lassen sich mit hohem uber digital gesteuerte Schalter S^ bis Sg und Aufwand in Analogsystemen nur verringern, in hindr gestufte Widerstdnde Strom in den Knoten Digitalsystemen bei richtiger Auslegung jedoch eines addierenden Operationsverstarkers ein. verhindern. Der vom Netzwerk in den Knoten flieBende Die Verarbeitung in Digitalrechnern, beispiels- Strom ist dem Produkt aus der Referenzspanweise in Mikroprozessoren, benutzt digitale Si- nung und der angelegten Digitalzahl proportiognale am Ein- und Ausgang. Hierzu setzt man nal. Der Operationsverstarker stellt die Ausdie anfallenden analogen Daten in digitale um gangsspannung so ein, daB der Strom durch und wandelt sie nach der Verarbeitung oder der den Riickfiihrwiderstand R/2 den Strom aus Ubertragung wieder in die benotigte analoge dem Netzwerk genau kompensiert. Die AusForm zuruck. Die heute angebotene groBe Viel- gangsspannung ist dem angelegten Digitalwort falt an Wandlern deckt ein groBes Leistungs- proportional, ihre Polaritat ist der Referenzspektrum ab, das mit verschiedenen Wand- spannung entgegengesetzt. lungssystemen und Herstellungstechnologien zu erreichen ist. Das Ziel der intensiven Entwicklung ist die weitere Steigerung der Ge- 9.1.1 R-2R-Leiternetzwerk nauigkeit und Geschwindigkeit; die Grenzen Bei den heute iiblichen Wandlern speisen n sind derzeit nicht absehbar. Das Signal lauft fast binar gestufte Referenzspannungen iiber digital MSB 2'
i 7
S,y
s}/
SaV
LSB 20
2^
2'
S,y
s}/
S,y
Ss*/
R/2
4R
2R
64R
32R
16R
8R
t /2
I /3
I /4
I /s
Me
j /7
i
i
i
i
i
i
128R
I /8 i—^—^ 11
+ Bild9-1.
DA-Wandler mit binar gestuften Widerstdnden.
376
9 Digital-Analog- und Analog-Digital-Wandler
gesteuerte Schalter und gleiche Widerstdnde Strom in den summierenden Knoten eines Operationsverstarkers. Die Strome erzeugt man aus der Referenzspannung mit Hilfe eines R-2RNetzwerks, das fur einen n-Bit-Wandler (2n +1) Widerstande mit nur zwei verschiedenen Werten enthalt, namlich R und 2R. Das R-2R-Netzwerk laBt sich leichter mit groBer Genauigkeit herstellen als binar gestufte Widerstande mit dem erforderlichen groBen Werteverhaltnis. a) Reihenschaltung gleichartiger Leiterelemente ^^2 0
Rio
"3 0
b) Widerstandsverhaltnisse an einem Element des Netzwerks
n Eingangswiderstand 2 " 1] des nachsten T Elementes
:2R=^
Bild 9-2. R-2R-Leiternetzwerk mit Stromen.
Bild 9-2 a zeigt die Widerstands- und Stromverhaltnisse in einem R-2R-Netzwerk. Es besteht aus n gleichen Spannungsteilern, jeweils aus einem Langswiderstand R^Q = R und einem Querwiderstand, R^^ =2R, mit i = 1 bis n und ist mit 2 R abgeschlossen. Jeder Spannungsteiler ist mit dem nachsten Glied aus R und 2R be-
Bit Nr.
1 MSB
2
3
4
Bild 9-3. Multiplizierender DA - Wandler.
5
lastet. Damit besteht der erste Teiler aus dem Langswiderstand RIQ = R und dem Querwiderstand Rii=2R, der mit dem Eingangswiderstand 2R des nachsten Elements, R20 und i^2i» belastet ist. Der Spannungsteiler aus R^Q = R und den beiden parallel geschalteten Widerstanden R^^ =2R und dem Eingangswiderstand 2R der folgenden Stufe halbiert die Referenzspannung U^^^ zu U^ (Bild 9-2 b). Dieser Vorgang wiederholt sich bei jedem weiteren zugeschalteten Spannungsteiler. Damit halbiert sich auch der Strom im jeweils nachsten Element dieses Leiternetzwerks. Bedingung fiir diese Stromaufteilung ist ein gleiches Bezugspotential fur die Referenzspannung und die FuBpunkte der Querwiderstande. Das letzte Element schheBt mit dem Widerstand 2R ab, weshalb die Referenzspannung {7^^^ stets mit dem Last widerstand 2R belastet wird, und zwar unabhangig von der Anzahl n der Elemente und der Stellung der spater hinzukommenden Schalter. Der Eingangswiderstand des Leiternetzwerks fiir die Referenzspannung betragt immer R^ = 2R. 9.1.2 Multiplizierender DA-Wandler Bild 9-3 zeigt einen 8-Bit-DA-Wandler mit einem Leiternetzwerk. In den Querwiderstanden 2R flieBen von links nach rechts abnehmende binar gestufte Strome. Abhangig von der jeweiligen Schalterstellung flieBen diese Strome in den gemeinsamen Massepunkt (Schalterstellung 0) oder in den fiktiven Massepunkt am summierenden Knoten des nachfolgenden Operations verstarkers (Schalterstellung 1). Die Ausgangsspannung des Operationsverstarkers stellt sich so ein, daB der Eingangsstrom I^
8 LSB
9.1 Digital-Analog-Wandler (DA-Wandler)
377
vier oder zwei Schalttransistoren parallel, wodurch der hohere Strom iiber einen niederohmigen Schalter flieBt, und der Spannungsabfall konstant bleibt. Fiir das angelegte Datenwort sind zwei unterschiedhche Bezeichnungen liblich. In Bild 9-3 wird das hochstwertige Bit (MSB: Most Significant Bit; Abschn. 11.1.1) mit „1" bezeichnet und das niedrigstwertige Bit (LSB: Least Significant Dabei ist X der Wert der angelegten Binarzahl, Bit) mit „8". Bei einem Datenbus (z. B. bei einem n die Bit-Breite des DA-Wandlers und U^^f die Mikrorechner) beginnt der Bus mit DB 0 (LSB) angelegte Referenzspannung. Da die Ausgangs- und endet bei DB7 (MSB). Dabei sind zwei spannung dem Produkt aus der Binarzahl X verschiedene Bezeichnungen iiblich: Die eine und der Referenzspannung 11^^^ proportional geht von 1 bis n und die andere von 0 bis (n — l). ist, bezeichnet man diesen Wandler als multipli- (Bild 9-13 zeigt einen AD-Wandler mit direktem zierenden DA-Wandler. Die Schaltung eignet Bus-AnschluB.) sich zur Multiplikation einer Analogspannung mit einem digital eingegebenen Faktor. Die Multiplizierende DA-Wandler stellt man gern Analogspannung ist in weiten Grenzen frei; es monolithisch in CMOS-Technik her, wobei die kann eine Gleichspannung oder eine peri- erreichten Genauigkeiten mit fortschreitender odische oder nichtperiodische Wechselspan- Technologic immer besser werden. Inzwischen nung sein (z.B. eine Tonfrequenz). In diesem kann man 16 Bit Auflosung und 14 Bit bis Zusammenhang nennt man den multiplizieren- 15 Bit Linearitat erreichen. Die Widerstande den DA-Wandler auch elektronisches Potentio- des Leiternetzwerks, die schaltenden Feldeffekttransistoren und die Ansteuerlogik werden auf meter. einem Sihciumkristall aufgebaut. Die Schaltung Der Wandler ist so genau wie die Teilstrome muB wenig oder gar nicht abgeglichen werden. in den einzelnen Querwiderstanden. Fehler im Monohthische CMOS-Wandler erreichen zwar Widerstand des MSB verursachen einen entnicht die hohe Genauigkeit oder Schnelligkeit sprechenden Gesamtfehler, wahrend Wertetoleder hybriden Wandler, sind aber wegen des ranzen der niederwertigen Bits entsprechend geringeren Herstellungsaufwandes erheblich verringert eingehen. Nach Gl. (9-1) beeinflussen kostengiinstiger. nicht die Absolutwerte der Widerstande im Netzwerk die Genauigkeit, wohl aber deren Verhdltnis. Hierbei ist das R-2R-Leiternetzwerk vorteilhaft, well es fast nur gleichartige Widerstande enthalt, die sich gut und mit geringen Toleranzen herstellen lassen. Der bei alien Widerstanden gleiche Temperaturgang beeinfluBt die Widerstands- Verhdltnisse auch bei sich stark andernder Umgebungstemperatur nicht; ferner wird der einzige maBgebende Widerstand auBerhalb des Leiternetzwerks, der Riickfuhrwiderstand KR, meistens zusammen mit dem Netzwerk auf einem Substrat hergestellt. Das Leiternetzwerk baut man haufig aus Widerstanden mit 10 kQ und 20 kQ oder 25 kQ und OUT 2 50 kQ auf. Bild 9-4. MOSFET- Umschalter im DA- Wandler. Eine weitere Fehlerquelle ist der ohmsche Widerstand des Schalters im EIN-Zustand. Er ist Bild 9-4 zeigt einen MOSFET-Umschalter mit voU zum jeweiligen Widerstandswert zu addie- einem Element des Leiternetzwerks. Der durch ren. Der Widerstand des Schalters stort beim den Querwiderstand 2R kommende Strom MSB am meisten. Deshalb schaltet man zur flieBt entweder durch T^ in den Ausgang OUT 1 Korrektur bei den hochwertigen Stellen jeweils oder durch T2 in den Ausgang OUT 2. Leek-
durch den iiber R^ zuriickgefuhrten Strom kompensiert wird. 1st die Verstarkung des DAWandlers gleich eins, d.h., ist der Ruckfiihrwiderstand i^^ = 2 K, dann gilt fur die Ausgangsspannung U^
378
9 Digital-Analog- und Analog-Digital-Wandler
strome iiber das Gate oder iiber die DrainSource-Strecke des gesperrten Transistors sind vernachlassigbar klein, weshalb lediglich der Restwiderstand und der Temperaturgang des durchgeschalteten Transistors die Genauigkeit des Wandlers spiirbar storen konnen. Die Schalttransistoren der hochwertigen Bits haben hier oft eine dem Strom proportionale Arbeitsflache und einen entsprechend kleinen Widerstand. 9.1.3 Vier-Quadranten multiplizierender DA-Wandler Der Schalter nach Bild 9-4 hat giinstige Eigenschaften: Die Leckstrome sind vernachlassigbar und der EIN-Widerstand ist vom Betrag und der Polaritat des geschalteten Stroms unabhangig. Die Verhaltnisse bleiben erhalten, auch wenn sich der Pegel und die Polaritat der Referenzspannung andert. Dieser Wandlertyp laBt sich deshalb iiber einen groBen Bereich der Referenzspannung, beispielsweise von —15 V bis +15 V, betreiben. Entsprechend der GroBe und dem Betrag der Referenzspannung andert sich auch die GroBe und der Betrag der Ausgangsspannung. Zu beachten ist, daB die Offsetspannung des nachgeschalteten Operationsverstarkers bei abnehmendem Betrag der Referenzspannung immer mehr EinfluB gewinnt. Die Schaltung eignet sich zur Multiplikation der Referenzspannung mit der digitalen Zahl X. Wenn der zweite Stromausgang des DA-Wandlers nicht mit Masse verbunden wird, sondern auf den Knoten eines zweiten Operationsverstarkers arbeitet, dessen Ausgangssignal vom ersten subtrahiert wird, kann man nicht nur positive und negative Referenzspannungen, sondern auch positive und negative digitale Daten miteinander verkniipfen. Bild 9-5 a zeigt die Schaltung eines Vier-Quadranten-Multiplizierers. Der Ausgang OUTl mit dem Strom I^ arbeitet wie bekannt auf den Knoten eines invertierenden Operationsverstarkers. Der Ausgang OUT 2 ist nicht wie bisher mit Masse verbunden, sondern arbeitet auf den Knoten eines zweiten invertierenden Operationsverstarkers. Bild 9-5 b zeigt die Strome I^ und 12 abhangig von der angelegten digitalen Zahl. Definiert man das MSB als Vorzeichen und nimmt das Einer-Komplement fur negative Zahlen, dann andert sich die Ausgangsspan-
a) Schaltbild LSB
MSB Bit
1
2
8
b) Teilstrome und Ausgangsspannung
Ausgangsspannung
c) Zusammenhang aus digitaler EingangsgroBe, Referenzspannung L/pef und Ausgangsspannung Ug analoge Ausgangsspannung (^Ref negativ, groR
L/pefnegativ, klein ^ Digitale ^ EingangsgroBe ;: L/Ref positiv, klein L/Ref positiv, groB
Bild 9-5. Vier-Quadranten multiplizierender DAWandler.
nung des DA-Wandlers von + [/^ (1 -1/256) bis -17^, wenn die digitale Zahl von 00 000 000 bis 11111111 geandert wird und die Referenzspannung positiv ist. Der Eingang 01 111 111 fiihrt zur Ausgangsspannung OV. Beide Eingange, der digitale und der analoge, konnen positiv und negativ werden. Der Wandler gibt das Ergebnis stets mit dem richtigen Vorzeichen aus, d.h., er arbeitet in alien vier Quadranten und heiBt deshalb auch Vier-Quadranten-Multiplizierer. Bild 9-5 c zeigt die analoge Ausgangsspannung als Funktion der digitalen EingangsgroBe mit der variablen Referenzspannung als Parameter.
9.1 Digital-Analog-Wandler (DA-Wandler)
9.1.4 DA-Wandler mit fester Referenzspannung Beim DA-Wandler nach Bild 9-3 geht der Spannungsabfall am Schalter direkt als Fehler in das Ausgangssignal ein. Entsprechend korrigierte Querwiderstande oder eine geringfugig erhohte Referenzspannung konnen den Fehler nur teilweise kompensieren, da er haufig temperaturabhangig ist. Beim DA-Wandler nach Bild 9-6 a speist das bekannte R-2R-Netzwerk binar gestufte Strome in die Emitter von Transistoren, deren Basisanschliisse auf einem festen Potential liegen. Jeder KoUektor stellt eine Stromquelle (bzw. eine Stromsenke) dar, die geUeferten Strome nehmen von hnks nach rechts binar gestuft ab. Spannungsabfalle am Schalter werden jetzt von der Stromquelle aufgebracht, ohne daB der richtige Teilstrom verandert wird. Diese DA-Wandler baut man ixberwiegend als Hybridschaltungen (Abschn. 1.9.6). Sie bestehen aus einem meist lasergetrimmten R-2RNetzwerk in Schichttechnik, gleichartigen Transistoren, wobei beim MSB oft 8 Transistoren, beim nachsten vier usw. parallel geschaltet sind, um fiir jedes Bit moglichst gleiche Verhaltnisse zu erreichen (Bild 9-6 b). a) Schaltbild
b) GroBere Transistoren fur die hochwertigen Bits
I,
Re
Bild9-6. quellen.
'
DA-Wandler mit binar gestuften Strom-
379
Durch die Hybridtechnik ist fur jedes Element (Netzwerk, Stromquelle und Schalter) die genaueste Technologic verfugbar. Die Steuerspannung an der Basis der Transistoren erzeugt man intern iiber einen Vergleichszweig. Zusatzlich zu den Stromquellen des Netzwerks wird ein weiterer Transistor, im Bild 9-6 b ganz links, mit dem Strom der MSB-Stromquelle betrieben. Die Referenzspannung erzeugt am Widerstand R^ einen Strom I^ = U^^JR^. Die Hilfsspannung U^i am Ausgang des Operationsverstarkers stellt sich so ein, daB die Strome I^ und 12 gleich groB sind. Da der Basisstrom sehr klein ist, gilt mit guter Naherung 1^ = 12. Damit ist I^ = I^= /R/2. Die Referenzspannung (7^^^ und der Strom 7^/2 des MSB stehen damit in einem festen und von der Temperatur nicht mehr abhangigen Verhaltnis. Die Verbesserung multiplizierender DA-Wandler begrenzt den Anwendungsbereich hybrider Prazisionswandler auf hochauflosende Typen. 9.1.5 Datenwandler mit mikroprozessorkompatibler Schnittstelle DA- und AD-Wandler betreibt man haufig direkt zusammen mit Mikrorechnem. Der auBeren analogen Schnittstelle steht die digitale zum Mikrorechner gegentiber. Um Entwicklungsaufwand und Platz auf der Leiterplatte zu sparen, gibt es Datenwandler, deren digitale Schnittstelle direkt an den Daten- und KontroUbus eines Mikrorechners anzuschlieBen ist. Bild 9-7 zeigt das Blockschaltbild eines DA-Wandlers mit einer Mikrorechner- S chnitts telle. Der Trend geht zum seriell angekoppelten Datenwandler, der direkt mit dem Mikroprozessor kommuniziert. Beim DA-Wandler hat der Datenbus nur hochohmige Eingange (engl.: data inputs), die stets am Bus hegen, aber nur bei Bedarf durchgeschaltet werden. Hierzu dienen drei Steuereingange, welche die anhegenden Daten in einem vorgeschalteten Latch-Register mit den Signalen HBE (High Byte Enable), MBE und LBE zwischenspeichern, von wo aus sie mit dem Signal LDAC (Load DA-Converter) in das eigenthche Steuerregister weitergeschaltet werden und kurz danach als gewandelter Analogwert am Ausgang erscheinen. Die Ansteuereingange HBE, MBE, LBE oder CS (Chip Select) werden iiber dem Rechner zugeordnete Dekoder aus dem AdreBbus erzeugt, wie das bei Speichern,
380
9 Digital-Analog- und Analog-Digital-Wandler DATA INPUTS
MSB
16?17?18?199
H
Cioi CSoi WRO-^ 6 HBEO5 MBEO— 7 LBEO—
CONTROL LOGIC
\—\
20921922?23?
HIGH BYTE INPUT REG
u
Uberlauf
MK^64 Bit MSB
t^
63
—2 —3 —4 —5
it>^ l^t>H
s
Bild9-16.
—6 LSB
OVolt
Parallel-AD-Wandler (flash converter).
(Abschn. 11.2.1), und danach in den iiblichen Binar-Kode um, dann bleiben mogliche Fehler durch iiberlagerte Storspannungen wahrend der Wandlung auf ein LSB beschrankt. Die sehr kurze Wandlungszeit zwischen 5 ns und 100 ns erfordert einen hohen Aufwand - gemessen an den bisher vorgestellten Verfahren und ergibt nur maBige Genauigkeit. Ein 6-BitWandler hat einen Spannungsteiler aus 65 hochgenauen Widerstanden, 64 Komparatoren und einen Dekoder mit 64 Eingangen. Ein 8-Bit-Wandler benotigt einen Teiler mit 256 Ausgangen, 256 parallel betriebene Komparatoren und einen entsprechend groBen Dekoder. Die Verlustleistung kann mehrere Watt betragen und muB uber das Keramikgehause der integrierten Schaltung abgefiihrt werden. Der Aufwand und die verfiigbare Technologie begrenzen die erreichbare Genauigkeit und Schnelligkeit. Dieses Verfahren befindet sich in intensiver Entwicklung, so daB weitere Verbesserungen zu erwarten sind. Mit Parallel-Wandlern digitaUsiert man heute MeBwerte, Video- und Radardaten sowie zahl-
reiche andere mit groBer Bandbreite anfallende Analogdaten, um sie ohne Genauigkeitsverlust zu speichern und in digitalen Rechnern zu verarbeiten. Da einerseits die 8-Bit-Auflosung fur viele Anwendungen nicht ausreicht, andererseits aber jedes weitere Bit Auflosung den Aufwand verdoppelt, wurden andere Wege zur Verbesserung gesucht. " Bild 9-17 zeigt das Blockschaltbild eines 12-BitAD-Wandlers mit 10-MHz-Abtastrate. Diese Geschwindigkeit ist mit dem Verfahren der sukzessiven Approximation nicht zu verwirkHchen. Fiir einen Parallel-AD-Wandler wiirde man 4095 Komparatoren benotigen, deren Verlustwarme nur unter groBen Schwierigkeiten abzufiihren ware. Der Wandler arbeitet deshalb in zwei Stufen. Der 8-Bit-Parallelwandler (1) setzt die analoge Eingangsspannung in den ersten Digitalwert um. Der Zwischenspeicher (Latch) (2) behalt diesen Digitalwert vorlaufig. Der 8-Bit-DAWandler (3) wandelt ihn wieder in den Analogbereich zuriick. Da der Parallelwandler (1) nicht rundet, sondern ein Bit erst dann setzt, wenn die entsprechende Analogspannung auch tatsachlich ansteht, ist die zuriickgewandelte Analogspannung aus (3) im allgemeinen kleiner als die Eingangsspannung; denn hier fehlen die letzten 4 Bit. Der Fehlerverstarker (4) verstarkt diese Differenz, die ein zweiter Parallel-Wandler (5) in den entsprechenden Digitalwert umsetzt. Eine Addier- und Korrekturlogik addiert beide Digitalwerte und gibt das Ergebnis als binar kodiertes Digitalwort aus. Das Wandlerbauteil enthalt noch eine eigene Referenzspannung und einen Taktgeber, der die beiden Parallel-Wandler und den Speicher zur richtigen Zeit aktiviert. Bild 9-18 zeigt die Arbeitsbereiche beider Parallelwandler. Die Herstellung eines zweistufigen ParallelAD-Wandlers ist nicht einfach. Die Unterteilung der 256 Stufen des ersten 8-Bit-Parallelwandlers in jeweils weitere 16 Stufen ist nur dann sinnvoll, wenn der erste 8-Bit-Parallelwandler und der 8-Bit-DA-Wandler auf 12 Bit genau sind. Das setzt einen sehr genauen Spannungsteiler und Komparatoren mit kleiner Offsetspannung voraus. Bei dem vorgestellten 10-MHz-Wandler miissen drei Vorgange innerhalb 100 ns ablaufen: die erste 8-Bit-AD-Wandlung, die 8-Bit-DA-Wandlung und die zweite
9.2 Analog-Digital-Wandler Start
Eingangsspannung
391
Taktgeber
8-BitParallelADWandler
0
^
© Zwischenspeicher
Bit MSB
— 1 — 2
8 Bit MSB
— 3 — 4 Addierund Korrel^^H>T]
1
iT, + T,)--f (0^ T^T,verringert man zweckmaBigerweise die Verstar-
402
10 Analoge Regelungstechnik
In den Tabellen der Laplace-Transformation wird statt j co haufig s geschrieben. Die Korrespondenztabelle zeigt s^ mit dem Koeffizienten 1. Gl. (10-4) laBt sich umformen, so daB gilt
F(s.
fo
1
(10-5)
Das Produkt aus der Sprungfunktion u^ (s) und der Ubertragungsfunktion F(s) im Frequenzbereich (s) gibt die Reaktion des Systems u^{s) auf einen Sprung am Eingang im Frequenzbereich wieder. Die Sprungfunktion u^ lautet im Frequenzbereich
- D < 0: Schwingen mit zunehmender Amplitude. In der Regelungstechnik ist 0 < i ) < l der haufigste Fall; nur er wird hier zu Ende gefuhrt. Fiir D < 1 gilt fur die Ausgangsspannung u,{t) = u,{t)
1 T,T,p^
H
1 — I cos CO ^ + — sin CO 11 e CO
Bei t; > 1 vereinfacht sich die Funktion zu u,{t) = u,{t) 1 — I cos (Dt ^— sin CO f I e (10-8)
Usis) =
Uso
(10-6)
Die Ausgangsspannung u^ nach einem Spannungssprung U^ als Storung ist Wa(s) =
^s
1
^0
s
Mit den Zahlenwerten aus Bild 10-10 kann man mit vereinfachten Ausdrucken weiterrechnen. Es gilt
T.nj^^^TV^^^, T,T,
T,T,
also
Dann gilt auch (10-9)
a = 1/2 T2 ,
(10-10) (10-11) a 1 D=- = P
Mit den folgenden Abkiirzungen und der Storspannung u^ (t) = U^a erhalt man aus der Korrespondenztabelle zwei Losungen fur u^{t), Es gilt T, + T2
= 2a,
1+1^0
= P' und D = - .
D ist der Dampfungsgrad des Systems. Er bestimmt das Einschwingverhalten nach einer Storung. Man unterscheidet folgende vier wichtige Falle: - D>1: Kriechfall Der neue Wert wird langsam erreicht. - Z) = 1: aperiodischer Grenzfall Der Wert wird schnell, aber ohne Uberschwingen erreicht. - D
-C :0 XJ
u>
10
col
0
ol
CMI
r
CO
IS
U)|
5
CM
col
:< CM CM
CO CM
CM
CM
CO
§
0
§
Oi 0
0
f5
f2 0
0
0
08
CM
S
s
*
0
1
0
i
S
0
0
1
f5
0
0
CO
8 1
- 1
00
0
-J ^ LU Q
c
Si
§
N 0
0
g
0
0
Q
C*4 m
0
00
4fc
5
X
CO
CO
CO 0
CO 0
0
0 0
0
in ^1
1
« o
CO
s
0
CO
CM
Z
;H
;H
0
0
^
CMI
E 2
0
U.
• HI
N
X
>
UJ
Q
CM
0
00 0
0
0
GO
Q o
(U 1
1 . Die ODER-Verkniipfung bezeichnet man auch als Disjunktion. Unter einer Disjunktion versteht man die ODER-Verknupfung von Eingangsvariablen.
428
11 Grundlagen der digitalen Schaltungstechnik
AuBer der Verknupfung positiver Teraie erhalt Tabelle 11-17. Wahrheitstabelle der Exclusivedie Disjunktion auch eine besondere Bedeutung ODER-Verkniipfung. bei der negativen Logik. Unter negativer Logik versteht man Ereignisse, die bei dem Zustand Ausgangs- VerknijpfungsEingangsvariable variable symbol ,,0" wahr sind. Dies ist gerade die Umkehrung von Gl. (11-23). Da bei einer Disjunktion der A ^1 ^2 Ausgang stets positiv ist, wenn einer der Eingange positiv ist, so kann dieser nur dann „0" 0 0 0 werden, wenn auch alle Eingange „0" sind. 0 1 1 FaBt man dies als wahr auf, stellt die positive 1 1 0 Disjunktion in negativer Logik eine UND-Ver1 0 1 kniipfung dar. So kann iiber die Negation ein Zusammenhang zwischen Konjunktion und Disjunktion hergestellt werden. Den Beweis hierzu hefern die Gesetze von De Morgan (Ab- ben Zustand, so daB in diesem Fall keine Antischn. 11.3.2). In Tabelle 11-16 kommt dies bei valenz defmiert werden kann. der Betrachtung der negierten Ausgangsvaria- In der Schaltalgebra wurde fur die Antivalenz blen Y ebenfalls zum Ausdruck. Sie kann nur das Verkniipfungszeichen © eingefuhrt (Plusdann den Wert „ 1 " annehmen, wenn alle EinZeichen im Kreis). Die Verknupfung selbst gangsvariablen der Disjunktion null sind. kann aus den bereits bekannten UND- und Kommen in einer Disjunktion alle Eingangsvariablen einmal vor, gleich ob negiert oder nicht ODER-Verkniipfungen hergeleitet werden: negiert, so spricht man auch hier von einer VollA = {E,'T^)^{Y,-E^), (11-24) disjunktion. A = E^®E2. (11-25) Unter einer Volldisjunktion versteht man Beide Gleichungen erfiillen die Wahrheitsdie ODER-Verknupfung aller Eingangsvatabelle nach Tabelle 11-17. riablen, unabhangig davon, ob sie negiert Bei der Booleschen Verknupfung steht demoder nicht negiert vorliegen. nach das • -Zeichen fiir die UND-Operation, das Eine Sonderform der ODER-Verknupfung ist -\-'Zeichen fur die ODER-Operation und das die Exklusive-ODER-Verknupfung. Im Gegen- @'Zeichen fur die Antivalenz. satz zur obigen ODER-Funktion handelt es Die Umsetzung dieser Verkniipfungen erfolgt sich hierbei um ein ,,ausschliefiliches" ODER, in der Digitaltechnik durch die entsprechenden auch Antivalenz genannt. Die Antivalenz ist nur Gatter: UND-Gatter, ODER-Gatter, NICHTdann erfullt, wenn sich die Eingangsvariablen Gatter und Antivalenz-Galter. Allgemein werden dafur die englischen Bezeichunterscheiden. nungen AND, OR, Inverter und EXOR verUnter Antivalenz versteht man eine ausEingangsvariable schlieBende (exklusive) ODER-VerknupA 0 1 0 1 Verknupfung Bauelement fung, bei der der Ausgang nur dann wahr Schaltzeichen Bezeichnung B 0 0 1 1 nach Boole wird, wenn sich die Eingangsvariablen unY=A A—rrv—/Inverter Y 1 0 1 0 terscheiden.
i&^
Die Wahrheitstabelle zur Antivalenz zeigt Tabelle 11-17. Das Antivalenzgatter kann naturgemaB nur zwei Eingangsvariablen miteinander verkniipfen, da sein Ausgang stets nur dann wahr wird, wenn sich die Eingangsvariablen unterscheiden. Bei drei Eingangsvariablen haben in einem binaren Zahlensystem mindestens zwei densel-
JQ
.2
Y 0 0 0 1
Y = A*B
^=Q-^
AND-Gatter
Y 0 1 1 1
Y = A+B
^=&-^
OR-Gatter
Y 0 1 1 0
Y = A®B
t::Eh^
1 c
1 5
Bildli-9.
EXOR-Gatter
Boolesche Verkniipfungen.
11.3 Grundlagen des Booleschen Algebra wendet. Eine Zusammenstellung dieser Basisfunktionen findet sich in Bild 11-9 sowie in Abschn. 12.
429
(siehe Distributivgesetz). Durch sie ist festgeschrieben, unter welchen Bedingungen Variable zu Konstanten werden, sich ausloschen oder sich selbst wiedergeben:
11.3.2 Gesetze von Boole und De Morgan Diese grundlegenden Verkniipfungen gehorchen denselben Rechenregeln, wie sie aus der Algebra bekannt sind. Boole hatte dies als erster untersucht und sie in den folgenden Gesetzen der Schaltalgebra (Boolesche Algebra) zusammengefaBt.
A + 0=A; A-hl = 1 ; A • 0=0; A ' 1 =A; A • A = A;
A-\-A = A A-^A = 1 A^iA^B)=A (11-29) A ' {A + B) = A A-\-A'B =A^B
11.3.2.1 Gesetze der Schaltalgebra
Doppelte Negierung
Kommutatiygesetz
Wird eine Variable zweifach negiert, so heben sich die Negierungen auf. Somit gilt:
Das Kommutativgesetz besagt, dafi die Reihenfolge der Variablen vertauscht werden kann. Es gilt: A + B = B + A und A • B = BA.
(11-26)
Assoziativgesetz Das Assoziativgesetz erlaubt die Vertauschung der Reihenfolge von gleichrangigen Operatoren: A-\-B-\-C = {A + B)-{-C = A + {B-^C) und = {A'B)'C ABC = A'{B'C).
(11-30)
A^A.
Dies gilt auch dann, wenn die Variable mehrfach negiert ist. Beispielsweise reduziert sich eine dreifache Negierung der Variablen A auf eine einfache Negierung. 11.3.2.2 Gesetze von De Morgan Der enghsche Mathematiker De Morgan (DE MORGAN, 1806 bis 1871) hat liber die Negation eine Beziehung der ODER-Verkniipfung zur UND-Verkniipfung hergestellt. Sie resultieren in den beiden Gesetzen von De Morgan.
(11-27) Erstes Gesetz von De Morgan
Distributivgesetz Das Distributivgesetz ermoglicht das Ausmultiplizieren von Klammerausdrucken. Dabei ist auf die Rangfolge der Operatoren zu achten. Es gilt: A'{B-\-C) = AB + AC Oder {A + B)(A + C) = A-hBC. (11-28) {A + B)'{A + C) = A + B'C, da A'A^A'C-\-A'B-\-B'C = A + B'C
Negiert man eine ODER-Verknupfung, so ist dies einer UND-Verknupfung gleich, bei der die einzelnen Elemente negiert sind. A + B + C + .., =
Die Absorptionsgesetze sind das wichtigste Mittel bei der Vereinfachung von Gleichungen
(11-31)
Zweites Gesetz von De Morgan Negiert man eine UND-Verknupfung, so ist dies einer ODER-Verkniipfung gleich, bei der die einzelnen Elemente negiert sind. A'BC'...
Absorptionsgesetze
ABC
= A + B^C + ....
(11-32)
Der Beweis fmdet sich im Abschnitt, der die Anwendung der Gesetze von De Morgan erlautert (Seite 431).
430
11 Grundlagen der digitalen Schaltungstechnik
ODER-Normalform
Beispiel
Mit diesen Grundgesetzen ist man in der Lage, das Verhalten einer Schaltung vom Eingang zum Ausgang zu beschreiben und zu optimieren. Dazu stellt man zuerst eine Wahrheitstabelle auf, die alle moglichen Zustande der Eingangsvariablen und die sich dabei ergebenden Ausgangszustande enthalt. Greift man sich nun die Terme (Gleichungsausdruck) heraus, die ein positives Ergebnis liefern (im nachfolgenden Beispiel Y= 1), kommt man zur ODER-Normalform: Der Ausgang Y ist nur dann wahr, wenn eine bestimmte Konjunktion der Eingange vorliegt. Wenn mehrere dieser Konjunktionen den Ausgang 7 wahr werden lassen konnen, werden diese mit Disjunktionen verbunden. Da die Wahrheitstabelle alle Eingangsvariablen wiedergibt, sind die Konjunktionen stets Vollkonjunktionen. So kann zusammenfassend gesagt werden:
1L3-1: Mit Hilfe von Tabelle 11-18 soil die ODERNormalform der Ausgangsvariablen 7 gefunden werden. Diese soil anschlieBend mit den Gesetzen der Booleschen Algebra vereinfacht werden. Losung: Das Beispiel enthalt vier Vollkonjunktionen, bei denen der Ausgang 7 = 1 wird. Ihre Oder-Verkniipfung fiihrt in folgenden Schritten zur ODER-Normalform: Y= (A B' C D) -\- (A B ' C' D) + (A • B C • D) -\-(ABCD) (11-33) Zur Verdeutlichung wurden in dieser ODER-Normalform die vier Vollkonjunktionen in Klammern gesetzt. Nach dem Distributivgesetz kann die Variable D ausgeklammert werden, da sie in alien Vollkonjunktionen vorhanden ist: Y= ((A B Q + (A B • Q + (A • B • Q + {ABC))D Distributivgesetz '
In den verbleibenden Konjunktionen kann die Variable C durch das Absorptionsgesetz (C + C = 1) eliminiert werden, ebenso die Variable A.
Die ODER-Normalform besteht aus Vollkonjunktionen, die durch Disjunktionen (ODER) miteinander verbunden sind.
Y=((A'B) Dabei kann die ODER-Normalform auch nur aus einer einzigen Vollkonjunktion bestehen, wenn kein weiterer Term ein positives Ergebnis am Ausgang Hefert.
'
+
(AB))D. ^
Absorptionsgesetz.
Es wird
Y=B'D.
(11-35)
Tabelle 11-18. Konjunktionstabelle zu Beispiel 11.3-1. Eingangsvariablen
Ausgangsvariable
A
B
c
D
Y
0 0 0 0 0
0 0 0 0 1
0 0 1 1 0
0 1 0 1 0
0 0 0 0 0
0
1
0
1
1
0
1
1
0
0
0
(11-34)
1
1
1
1
0 0 0 0 1
0 0 1 1 0
0 1 0 1 0
0 0 0 0 0
1
0
1
1
1
1
0
0
1
1
1
1
Vollkonjunktionen
ABC'
D
AB'C'D
ABCD
A
BCD
11.3 Grundlagen des Booleschen Algebra
431
Die zunachst sehr kompliziert erscheinende ODER- chungsseiten in derselben Weise behandelt werNormalform fur die Wahrheitstabelle laBt sich nach den. So gilt beispielsweise: der Anwendung der algebraischen Regeln nach Boole Y= A B Konjunktion, durch eine UND- Verknupfung der Variablen B und D realisieren. Y= A • B Konjunktion auf beiden Seiten negiert. Anwendung der De-Morganschen Gesetze Y= A-\- B Disjunktion nach dem zweiDie De-Morganschen Gesetze sind ein wichtiten De Morgan-Gesetz. ges Hilfsmittel in der Schaltalgebra bei der Op- Soil die Ausgangsvariable (hier Y) nicht negiert timierung von Gleichungen, in denen lange Ne- werden, so kann durch die doppelte Negation gationen vorkommen. Diese Negationen kon- (Boolesches Gesetz nach Gleichung (11-30)) der nen aufgelost werden und ermoghchen auf Wert einer Seite ebenfalls erhalten werden. Zur diese Weise Umrechnungen von NOR-SchalAnwendung der De Morganschen Gesetze kann tungen und NAND-Schaltmgen (NOR = NOT diese nun aufgebrochen werden: - O R , NAND = N O T - A N D , d.h. die AusY=A B Konjunktion, gange der Basisverkniipfungen OR und AND sind negiert). Durch eine einfache WahrheitsY A~ • B doppelte Negation, tabelle laBt sich die Giiltigkeit der Gesetze benichts hat sich geandert, weisen. Gl. (11.36) zeigt den Beweis des 1. DeY= Ai- B Disjunktion nach Aufbrechen Morganschen Gesetzes fur zwei Eingangsvariaeiner Negation und Anwenblen und Gl. (11-37) fur das 2. De-Morgansche dung des zweiten De MorganGesetz. schen Gesetzes. A
B
AB
AB
A
B
A+B
0 0 1 1
0 1 0 1
0 0 0 1
1 1 1 ()
1 1 0 0
1 0 1 0
1 1 1 ()
A ~B = A-\-B (11-36) A
B
A^B
A^B
A
B
AB
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 1 0 0
1 0 1 0
1 0 0 0
A'B = A-^B (11-37) Bei der Anwendung der Gesetze von De Morgan in einer Gleichung konnen so Konjunktionen in Disjunktionen und umgekehrt umgewandelt werden. Beim Einfugen von Negationen ist darauf zu achten, daB stets beide Glei-
Diese grundlegende Anwendung der De-Morganschen Gesetze hat in der Praxis eine groBe Bedeutung. Damit kann ein Gleichungssystem an die gegebenen Voraussetzungen angepaBt werden. Diese Randbedingungen konnen sein - Vorgabe der Bauelemente (Konjunktion oder Disjunktion), - Vorgabe der Eingangsvariablen (negiert oder nicht negiert), - Vorgabe der Ausgangsvariablen (negiert oder nicht negiert). Bei der Berucksichtigung solcher Vorgaben wird man oft feststellen, daB nicht immer die Minimallosung realisierbar ist. Im nachsten Beispiel wird auf diese Randbedingungen nochmals eingegangen. Beispiel 113-2: Es soil die Gleichung Z = {E •F)^-{A + B + C) mit Hilfe der Gesetze von De Morgan in eine entsprechende Gleichung umgewandelt werden, die nur noch Konjunktionen enthalt. Losung: Z = {EF) + {A + B+C) Z = ( £ F ) ( ^ + 5+C) Z=
{EF){ABQ
doppelte Negation, zweites De Morgansches Gesetz, zweites De Morgansches Gesetz.
432
11 Grundlagen der digitalen Schaltungstechnik
der Zahl 4 lassen sich die beiden Darstellungsweisen nicht unterscheiden. Betrachtet man die positiven und negativen Zahlen des Zweierkomplements etwas genauer (vergleiche hierzu Tabelle 11-7), so stellt man fest, daB die Bits vom niederwertigsten Bit her (dies ist stets das rechte Bit einer Dualzahl) bis einschlieBHch der ersten ,,1" beibehalten werden und der Rest invertiert wird. Diese Tatsache soil im folgenden ausgenutzt werden, um eine Schaltung zu entwickeln, die das Zweierkomplement bildet. Sie mu6 die erste ,,1" vom linken Bit aus erkennen und die nachfolgenden Bits durch einen steuerbaren Inverter in ihre umgekehrte Lage schalten. Die Vorteile einer solchen Schaltung liegen darin, daB sie sehr schnell (2 bis 3 Gatterlaufzeiten, siehe nachfolgende Schaltungsbeispiele) und durch die Verwendung von Standard-Bauteilen preisgiinstig ist. Der Nachteil besteht darin, daB bei sehr groBen Wortbreiten (> 16 Bit) der Hardwareaufwand und der damit verbundene Platzbedarf enorm ansteigen. Die Schaltung wird folgendermaBen entwikkelt: Wenn man zunachst von obigen 4 Bit breiten Zahlen ausgeht, stellt man fest, daB das rechte Bit (niederwertigste Bit) zu keiner Zeit einer Inversion unterliegt, sondern lediglich die nachfolgenden Bits. Also wird das niederwertigste Bit beim Ubergang von der VorzeichenBetrags-Darstellung in die ZweierkomplementDarstellung stets iibernommen, so daB gilt:
11.3.3 Entwicklung einer Schaltung mit Hilfe der Booleschen Algebra In diesem Abschnitt wird gezeigt, wie mit Hilfe der Booleschen Algebra eine einfache Schaltung entwickeh werden kann. Die Aufgabe besteht darin, eine Verkniipfung zu finden, die das Zweierkomplement einer positiven Zahl in Abhangigkeit des Vorzeichen-Bits aus der Vorzeichen-Betrags-Darstellung bildet (zur Bedeutung des Zweierkomplements s. Abschn. 11.1.4.1, negative Zahlen). Die Darstellung negativer Zahlen, wie wir sie bei digitalen Anzeigen sehen, erfolgt in der Vorzeichen-Betrags-Darstellung, kurz VBD genannt. Die Zweierkomplement'Darstellung (ZKD) von negativen Zahlen erfolgt vorwiegend in Rechenwerken, da in diesem Fall die Subtraktion auf eine Addition zuriickgefuhrt werden kann (Abschn. 11.1.4.1). Die Bildung des Zweierkomplements aus der VorzeichenBetrags-Darstellung erfolgt durch Invertieren des Betrags und der Addition von eins. Dies bedeutet einen weiteren Rechenschritt. Im folgenden soil aufgezeigt werden, wie dieser zusatzliche Rechenschritt mit Hilfe eines sequentiellen Netzwerkes umgangen werden kann. Hierzu sind in Tabelle 11-19 einige Zahlen in der Vorzeichen-Betrags- und Zweierkomplement-Darstellung gegeniibergestellt. Wahrend sich bei der Vorzeichen-Betrags-Darstellung nur das Vorzeichenbit andert, wandelt sich bei der Zweierkomplement-Darstellung das gesamte Halbbyte (Nibbel). Lediglich bei
^0 = D0.
(11-38)
Da das Vorzeichenbit bei der Vorzeichen-Be-
Tabelle 11-19. Gegeniiberstellung einiger Zahlen in der Vorzeichen-Betrags- und Zweierkomplement-Darstellung. Vorzeichen-Betrags-Darstellung (VBD)
Dezimalzahl
+ 4 -4
0
6 -6
0
7 -7
0
1 0
Zweierkomplement-Darstellung (ZKD)
+
0
0 1 1 0
1 1 0
1 0
0
0
1 1 0 0
1 1 0 1 0
1 1 1 0 1 1 1
0
1 0
Betrag Vorzeichen
Betrag +
1 0
1 1 1
1 1 1 1
+
0
Vorzeichen
0
1
Komplement
11.3 Grundlagen des Booleschen Algebra
433
Tabelle 11-20. Ubergangstabelle fur die Ausgangsvariablen Al und A2. negative Zahlen in der Vorzeichen-Betrags-Darstellung D3
Zweierkomplement-Darstellung
D2
D^
DO
Dezimalwert
0 0 0 1 1 1 1
0 1 1 0 0 1 1
1 0 1 0 1 0 1
-1 -2 -3 -4 -5 -6 -7
A3
D3, yA3 = Vorzeichenbit
(11-39)
A3 = D3.
Zur Aufstellung der Verknupfungsgleichungen fur Al und A2 ist die obige VerkniipfungsTabelle fiir die Zahlen 0 bis 7 (Tabelle 11-20) notwendig, die alle Vollkonjunktionen der Eingangsvariablen DO bis D3 enthalt. Mit Hilfe dieser Tabelle lassen sich nun die beiden ODER-Normalformen fiir die Ausgangsvariablen Al und A2 erstellen. Das Vorzeichenbit D3 bzw. A?> wird dabei auBer acht gelassen, da es als konstant angesehen werden kann und somit keinen Beitrag zu der Verkniipfungsgleichung liefert. Mit Hilfe der Booleschen Algebra ergeben sich fiir Al die folgenden vier Vollkonjunktionen: Al = (DO • M _ ^ ) + (DOjJDl • D2) + Al = (DO •
DT
DT)
• D2) + (DO • Dl • D2)
• (D2 + D2) + (DO • Dl) • (D2 + D2) = 1
L Absorptionsgesetz J yll=(DODl) + (DODl).
A^
>40
1 1 1 1 0 0 0
1 1 0 0 1 1 0
1 0 1 0 1 0 1
A^ = A2 = f(D0,D1,D2) f(D0,D1,D2)
trags-Darstellung bereits invertiert ist (also auf 1), wird dieses ebenfalls bei der Zweierkomplement-Darstellung iibernommen:
+ (DO •
A2
(11-40)
Diese Verknupfung stellt nach Gl. (11-24) eine EXCLUSIVE-ODER-Verkniipfung(Antivalenz) dar, da der Ausgang Al nur dann wahr wird, wenn DO und Dl voneinander verschieden sind:
AO=DO
nen der Eingangsvariablen DO bis D2 ableiten. Die ODER-Normalform ergibt fiir ^42 A2-. (DO • Dl • Dl) + (DO • Dl • Dl) + (DO • Dl • Dl) + + (DO • Dl • D2) A2-- ((DO • Dl) + (DO • Dl) + (DO • Dl)) • D2 + (DO • Dl) • D2
I
Assoziativgesetz Al = (DO + Dl) • D2 + (DO • Dl) • D2•— Absorptionsgesetz
(11-42) Auch hier ergibt sich eine EXOR-Verkniipfung zwischen D2 und der Verkniipfung von DO und Dl. Doch dazu muB in der zweiten Vollkonjunktion mit Hilfe von den De Morganschen Gleichungen zuerst folgende Umformung durchgefuhrt werden: Al = (DO + Dl) • D2 + (DO • Dl) • D2 .42 = (DO + Dl) • D2 + (DO + Dl) • D2 ^2 = (D0 + D l ) e D 2 . (11-43) In diesem Beispiel wird deutlich, daB eine Zusammenfassung zu einer Exklusive-ODER-Verkniipfung stets die Komplemente der gesamten Terme voraussetzt und nicht etwa die Komplemente der einzelnen Variablen. Bild 11-10 zeigt die reahsierte Schaltung, die durch die Gleichungen (11-39), (11-40), (11-41) und (11-43) beschrieben ist. Zur Ubung
(11-41)
iJ i 1.3-1: Welche Gesetze beweisen, daB Disjunktion und Konjunktion zusammenhangen?
In gleicher Weise laBt sich die Verkniipfung der Ausgangsvariablen A2 aus den Vollkonjunktio-
U 11.3-2: In einer Steuerschaltung werden die Variablen A bis E in folgender Weise verkniipft:
^l=DOeDl.
434
11 Grundlagen der digitalen Schaltungstechnik
11.4 Minimierung nach Karnaugh-Veitch 11.4.1 Grundlagen
I
J
•.
J
Bild 11-10. Zweierkomplement-Schaltmg nach Gl (11-41) und (11-43).
a) AB'CDE b) A'DE c) A'B+C'DE d) AB'CDE e) A + B+C + D + E f) (A + B)_(C + D + E) g) ( ^ - ^ O C i ) - ^ ) h) (AB'CD) + E.
Eine grafische Moglichkeit der Minimierung von Gleichungen in der Schaltalgebra haben Karnaugh und Veitch gefunden (oft auch kurz „ K V " genannt). Die Vereinfachung beruht auf den Gleichungen der ODER-Normalform (Abschn. 11.3.2). Dabei wird jede mogliche Vollkonjunktion in einem Feld dargestellt. Ein Karnaugh-Veitch-Diagramm fiir eine Variable besteht aus ihrem positiven Wert und dem Inversen. Eine Minimierung kann hier nicht vorgenommen werden. Bei zwei Variablen sind vier VoUkonjunktionen moglich, so daB das Diagramm auch vier Platze zur Verfugung stellen muB. Nennt man die Eingangsvariablen A und B, so ergeben sich die mogHchen Konjunktionen nach Tabelle 11-21, oben. Das Karnaugh-Veitch-Diagramm ist in diesem Fall ein Quadrat mit vier Feldern (Bild 11-12).
Bei welchen Verkniipfungen handelt es sich um Vollkonjunktionen der Eingangsvariablen?
A'B
AS
U 11.3-3: Fiir eine 2 Bit breite Dualzahl (DO und D\) soil ein „Prufbitgenerator" entwickelt werden. Dieser AB AB soil die gerade Erganzung der Zahlen bilden (vgl. Bild 11-12. Karnaugh-VeitchAbschn. 11.2 Kodes). a) Stellen Sie die tJbergangsDiagramm fiir zwei Variablen. tabelle fiir das Priifbit P auf. b) Welche ODER-Normalform ergibt sich fiir P? c) Durch welche Verkniipfung laBt sich die ODER-Normalform vereinfachen? Die VoUkonjunktionen in diesem Diagramm sind lediglich Platzhalter. An ihre Stelle tritt U 11.3-4: Es soil eine Schaltung entwickelt werden, bei der Schaltungssynthese (Entwicklung von die die Primzahlen 3, 5, 7, 11 und 13 eines Halbbytes Schaltungen) eine , , 1 " , wenn die Konjunktion erkennen kann. a) Stellen Sie dazu die Ubergangs- zutrifft, Oder eine „0", wenn die Konjunktion tabelle fiir das Primzahlenbit PZ auf! b) Wie lautet nicht zutrifft. Die Eingangsvariablen werden dadie daraus abgeleitete ODER-Normalform? c) Ver- bei als Koordinaten an den Rand des Diaeinfachen Sie diesen Ausdruck mit Hilfe der Boole- gramms geschrieben. Die Zuordnung der Vaschen Algebra, d) Zeichnen Sie die Schaltung mit den riablen zu den Koordinaten eines KarnaughGrundelementen nach Bild 11-11 aus der Booleschen Veitch-Diagramms kann dabei beliebig erfolAlgebra. gen; ledigUch die negierte und die nicht negierte Form einer Variablen miissen an derselben Seite stehen, wie Bild 11-13 zeigt. Inverter
A—|T]>-Y Y=A
UND
ODER
EXOR-Gatter
^=S-- ^lEih- ^=E[-Y= AB
Y = A+B
Y = A©B
Bild 11-11. Die Booleschen Grundelemente.
A
A
B
B
A
B
A
B
Bild 11-13. Eingangsvariablen als Koordinaten.
11.4 Minimierung nach Karnaugh-Veitch
435
Tabelle 11-21. tJbersicht iiber die moglichen Vollkonjunktionen von 2, 3 und 4 Eingangsvariablen. Eingangsvariable
\
1
k
Anzahl der moglichen Vollkonjunktionen:
r A A A A
B 1
3 Eingangsvariable
A A A A
4 Eingangsvariable
A A A A A A A A
2 Eingangsvariable
c c
D D D D
B B B B
c c c c
D D D D
B B B B B B B B
c c c c c c c c
D D D D D D D D
B B B
Das Karnaugh-Veitch-Diagramm reprasentiert somit alle zutreffenden Vollkonjunktionen in graphischer Form. Ziel ist es, durch die Zusammenfassung von Vollkonjunktionen ein bestehendes Gleichungssystem zu vereinfachen. Voraussetzung dafur ist die Problemerfassung in der ODER-Normalform.
C C
4
8
A
A
B
1
0
B
1
0 Z
16
Bild 11-14. Ersetzen der wahren Vollkonjunktionen durch eine ,,1".
Beispiel 11.4-1: Ein Zustand Z soil nur dann eingenommen werden, wenn die Eingangsvariable A wahr und die Eingangsvariable B nicht wahr ist oder wenn beide Eingangsvariablen wahr sind. Es soil nach Karnaugh-Veitch vereinfacht werden.
1. Es durfen nur Felder zusammengefaBt werden, die direkt aneinanderstoBen, also eine gemeinsame Seite haben. (11-45)
Losung:
2. Es konnen nur 2, 4, 8, allgemein 2" {ne N) Felder zusammengefaBt werden. (11-46)
Die ODER-Normalform ergibt sich zu Z=
(AB)-{-(AB).
(11-44)
Alle zutreffenden Vollkonjunktionen in Gl. (11-44) werden im KV-Diagramm durch eine ,,1" dargestellt, der Rest wird mit „0" aufgefiillt. Damit wird aus Bild 11-13 die Darstellung in Bild 11-14. Welche Gleichung dargestellt wird, vermerkt man durch die Ausgangsvartable am Rand des KV-Diagramms, beispielsweise rechts unten. Zur Vereinfachung der Gleichung konnen nun benachbarte Felder zusammengefaBt werden. Dabei gelten folgende Regeln:
3. Der Inhalt dieser Gruppe ergibt sich aus den Koordinaten des Karnaugh-Veitch-Diagramms. Alle Koordinaten, die dabei sowohl negiert als auch nicht negiert auftreten, konnen entfallen. (11-47) 4. Die Ausgangsvariable wird durch die ODERNormalform aller Gruppen dargestellt. (11-48) Die Anwendung dieser Regeln auf Beispiel 11.4-1 zeigt Bild 11-15.
436
11 Grundlagen der digitalen Schaltungstechnik
/\ f
A
A t
0
1 V
B
0 f
z
Bild 11-15. Zusammenfassung von zwei Vollkonjunktionen zur Ausgangsvariablen Z.
Die Zusammenfassung in Bild 11-15 zeigt, daB die Zweiergruppe komplett innerhalb der Koordinate A liegt; die Variable B aber sowohl negiert als auch nicht negiert auftritt. B fallt somit nach (11-47) bei der Zusammenfassung heraus, und Z aus Gl. (11-43) vereinfacht sich zu
B
c c c Bild 11-17. Karnaugh- Veitch-Diagramm Jur drei Variable. Diagramms. Fiir die Vereinfachung gelten folgende erganzende Regeln: 5. Die groBte Gleichungsvereinfachung erhalt man, indem man die Gruppen so groB wie moglich bildet. (11-52)
(11-49)
Z^A. Beispiel
6. Die erweiterte Nachbarschaftsbedingung erlaubt auch das Zusammenfassen von Gruppen iiber den Rand hinweg. (11-53)
11.4-2: Es soil die ODER-Normalform von M={AB)
+ {AB) + {AB)
(11-50)
nach Karnaugh-Veitch vereinfacht werden. Dazu stellt man das KV-Diagramm gemaB Bild 11-16 auf, das drei VoUkonjunktionen enthalt. Die VoUkonjunktionen konnen in zwei Gruppen zusammengefaBt werden. Die Vereinfachung der ODERNormalform ergibt schlieBlich das Ergebnis M = A + B.
B
B
1
A1 1
(11-51)
A
A
III
0
B
c c c Bild 11-18. Erweiterte Nachbarschaftsbedingung.
w i i
B
A
H M
Bild 11-16. Vereinfachung nach Karnaugh-Veitch fUr den Term M.
11.4.2 Karnaugh-Veitch-Diagramm fiir drei Eingangsvariable Bei drei Eingangsvariablen (z. B. A, B und Q sind acht VoUkonjunktionen moglich, die durch ein Karnaugh-Veitch-Diagramm mit acht Feldern reprasentiert werden (Bild 11-17). Die VoUkonjunktionen, die durch dieses Diagramm dargestellt werden, sind ebenfalls in Tabelle 11-21 zusammengestellt. Sie ergeben sich ebenfalls aus den Schnittpunkten der Koordinaten am Rand des Karnaugh-Veitch-
Bild 11-18 zeigt die Anwendung der erweiterten Nachbarschaftsbedingung auf zwei Randfelder eines Karnaugh-Veitch-Diagramms fur drei Variable. Fiigt man die beiden Kanten, die durch die erweiterte Nachbarschaftsbedingung eine Zusammenfassung erlauben, zusammen, so stellt das Karnaugh-Veitch-Diagramm den Mantel eines ZyHnders dar. Das dreidimensionale Modell zeigt Bild 11-19. Dabei wird deutlich, daB diese Randfelder auf dem Zylindermantel mit einer Seite aneinanderstoBen, woraus sich die erweiterte Nachbarschaftsbedingung aus der ersten Karnaugh-Veitch-Regel (11-45) ableiten laBt. Bei der Zusammenfassung von Koordinaten ist darauf zu achten, daB in einer Reihe nur eine geradzahUge Anzahl von Feldern zusammengefaBt werden kann.
11.4 Minimierung nach Karnaugh-Veitch
c
c
c
437
I ^I
Bild 11-21. Karnaugh- Veitch-Diagrammfiirdie Ausgangsvariable P. Beispiel
Bild 11-19. Zylindermodell des Karnaugh-VeitchDiagramms fur drei Eingangsvariablen.
11.4-4: Der Ausgang Q wird durch nachfolgende ODER-Normalform beschrieben. Sie soil mit Hilfe eines Karnaugh-Veitch-Diagramms vereinfacht werden. Q = {A'BC)
7. Eine Bildung der Gruppen iiber Ecken ist nicht zulassig! (11 -54) Bild 11-20 zeigt die Zusammenfassung einer nicht zulassigen Gruppe. An zwei weiteren Beispielen soil der Umgang mit dem KV-Diagramm fur 3 Eingangsvariablen gezeigt werden.
+ {AB'C) + {ABC).
+
{ABC) (11-57)
L5sung: Die im Karnaugh-Veitch-Diagramm nach Bild 11-22 eingetragenen Vollkonjunktionen lassen sich zu zwei Gruppen zusammenfassen, die schlieBlich folgendes Ergebnis liefern: Q = {BC) +
{B'Q.
Nach Gl. (11-24) handelt es sich dabei um eine Exklusive-ODER-Verkniipfung, die nach Gl. (11-25) umgeformt werden kann zu Q-=^B@C.
1
1
(11-58)
1
1
c c c Bild 11-20. Unzuldssige Zusammenfassung iiber Eck. Beispiel
•1
1m 1
c
1
(
c
Q
11.4-3: Der Ausgang P ist eine Funktion der Eingangsvariablen A, B und C. Fur P gilt die ODERNormalform:
Bild 11-22. Karnaugh- Veitch-Diagramm fiir die Ausgangsvariable Q.
P = {ABC)
11.4.3 Karnaugh-Veitch-Diagramm fiir vier Eingangsvariable
+ (ABQ + (ABC) + (ABC)-\-{ABC).
+
(ABC) (11-55)
Vereinfachen Sie nach Karnaugh-Veitch. Losung: In das Karnaugh-Veitch-Diagramm nach Bild 11-17 eingetragen ergeben sich fur Gl. (11-55) die Moglichkeiten, wie sie in Bild 11-21 dargestellt sind. Die Zusammenfassung vereinfacht Gl. (11-55) zu P = B + C.
(11-56)
Jede weitere Eingangsvariable hat eine Verdoppelung der Karnaugh-Veitch-Koordinaten zur Folge. Bei vier Eingangsvariablen konnen somit insgesamt 16 Vollkonjunktionen gebildet werden (siehe auch Tabelle 11-21, Variable A bis D). Allgemein laBt sich daraus fiir die Anzahl der benotigten Platze/folgende Beziehung ableiten:
438
11 Grundlagen der digitalen Schaltungstechnik
Die Anzahl der Platze/in einem KarnaughVeitch-Diagramm ist gleich der Anzahl der moglichen Vollkonjunktionen und berechnet sich aus der Anzahl n der Eingangsvariablenzu/=2". (11-59) Die Anordnung der Koordinaten bei einem Karnaugh-Veitch-Diagramm mit vier Variablen (oft auch 4 x 4-Karnaugh-Veitch-Diagramm genannt) erfolgt nach Bild 11-23. A
A
B\
C
D KV4x4 Kugeldarstellung
Bild 11-24. Zusammenfiihrung der Eckfelder bei der Kugeldarstellung.
A
IIIB^^^^ '^mi B\ 1
>
1
1
1
B\ mmm
111III
C C c Bild 11-23. Karnaugh-Veitch-Diagramm Jur vier Va- Bild 11-25. Nachbarschaftsbedingung jur Variable viable. an den Kanten.
Fiir die Abbildung des Diagramms fur vier Variable in der Ebene gilt ebenfalls die erweiterte Nachbarschaftsregel. Welche Uberlegungen dabei angestellt werden, laBt sich wiederum am besten am dreidimensionalen Modell darstellen: Fiir vier Variable ergibt sich ein Kugelmodell, auf dessen Riickseite sich die Ecken des 4 X 4-Diagramms aus der Ebene treffen und somit in die erweiterte Nachbarschaftsregel einbeziehen lassen. Bild 11-24 zeigt deutlich, daB eine diagonale Zusammenfassung von A—D oder B — C nicht moglich sein kann, da sie keine gemeinsamen Kanten haben (VerstoB gegen (11-45)). Dariiber hinaus laBt sich die erweiterte Nachbarschaftsregel (11-53) ebenfalls anwenden. Sie kann hier iiber alle vier Kanten des KV-Diagramms angewandt werden, wie Bild 11-25 zeigt. Die Erkenntnis aus Bild 11-24 fiihrt schlieBUch zur Ausweitung der erweiterten Nachbarschaftsbedingung auf die Eckfelder. Diese konnen entsprechend Bild 11-26 zusammengefaBt werden.
1
1
1
•111
Bild 11-26. Anwendung der Nachbarschaftsbedingung auf die vier Eckfelder. Die Zusammenfassung erfolgt nicht diagonal.
Die Zusammenfassung erfolgt nicht iiber die Diagonale. Demnach konnen zwei Vollkonjunktionen, die sich diagonal gegeniiberstehen, nicht zusammengefaBt werden. Es laBt sich jedoch eine Zweiergruppe bilden, wenn die Vollkonjunktionen sich in einer Reihe befmden. (11-60)
11.4 Minimierung nach Karnaugh-Veitch A
439
A LJ
\\Am
B
B\ E E
B\ 1
1
1
^ ^.^---^ ^^^ ^^,^-^ ^^^^ ^ ^^.-^ ^ ^^.^^ ' ^^-^ ^^^ ^,„.-'-^ ^^ _. ^ ^ ^^ ^ ^^.^^ ^ ^..-"^^^ ^ " ^-^^^ D -
^
•
^
^
^
"
^
.
-
^
^
c c c Bild 11-28. Dreidimensionales Modell eines Karnaugh- Veitch-Diagramms fur funf Variable. A
Bild 11-27. Zusammenfassung der zwei moglichen Terme.
A
A
A D
B\
Die Aussage in (11-60) verdeutlicht Bild 11-27. In diesem KV-Diagramm sind nur drei Eckfelder belegt. Es konnen nur die Variablen, die in einer Reihe liegen, zusammengefaBt werden. Die nach Bild 11-27 erlaubten Zusammenfassungen, hier G^ und G2 genannt, ergeben sich schlieBUch zu G^ = A'C- D und G2 = BCD.
11.4.4 Karnaugh-Veitch-Diagramm fiir fiinf Eingangsvariable Fiir das KV-Diagramm fur funf Variable werden 32 (=2^) Platze, entsprechend 32 moghchen Vollkonjunktionen, benotigt. Mit wachsenden Variablenzahlen werden die KV-Diagramme immer komplexer und die Vorstellung im Raum immer schwieriger. Wollte man das KV-Diagramm fur fiinf Variable als eine geschlossene Flache darstellen, ahnlich der Kugel, die das dreidimensionale Modell des KVDiagramms fur vier Variable ist, so miiBten wir eine vierte Dimension hinzufugen. Aus diesem Grund fuhrt man die hoheren KV-Diagramme mit mehr als vier Variablen auf die Flachendarstellung des 4 x 4-Diagramms zuriick. Bei 32 Vollkonjunktionen sind demnach zwei dieser Tabellen notwendig. Um die weiteren Moglichkeiten der Zusammenfassung zu verstehen, kann man sich die beiden Tabellen iibereinandergeschichtet vorstellen (Bild 11-28). Die neu hinzugekommene Variable E teilt sich dabei auf die beiden Ebenen auf: eine der Ebenen reprasentiert die Variable E (in diesem Bei-
\D
D C
C
C
C
m m
C
C
Bild 11-29. Karnaugh- Veitch-Diagramm fur funf Variable in einer Ebene gezeichnet.
spiel_die obere Ebene), die andere die Variable E' (in diesem Beispiel die untere Ebene). Diese Art der KV-Darstellung ist fur die Erstellung und die Minimierung von Schaltfunktionen nicht geschickt, da die hintere Halfte verdeckt ist. Wohl wird uns aber diese Darstellung sehr hilfreich sein, wenn es um die Erweiterung der Moglichkeiten fiir die Zusammenfassung geht. Ublicherweise werden die KV-Diagramme fur fiinf Variable nebeneinander gezeichnet (Bild 11-29) und durch den Zusatz der funften Variable E und E bewertet. Neben den Regeln 1 bis 7 gibt es hier eine weitere Moglichkeit, eine giiltige Gruppe zu bilden: Die Nachbarschaftsbedingung gilt auch fur Felder, die in Bild 11-28 iibereinander liegen. Das bedeutet, daB nun auch in der dritten Dimension, also in z-Richtung, zusammengefaBt werden kann: 8. Die Nachbarschaftsbedingung wird auch von Feldern, die iibereinander liegen, erfullt. (11-61)
440
11 Grundlagen der digitalen Schaltungstechnik Dick umrandet ist in Bild 11-31 die Zusammenfassung iiber die beiden Ebenen E und E, also die Zusammenfassung von Vollkonjunktionen, die iibereinanderliegen und somit gleiche Koordinaten haben. Das Ergebnis ist schheBlich T={AD'E)
C
C
C
A
A
A D
V
B\
[i|
1 1
1 1
k
\D
I^J
LUj c
c
c
\J2
(11-63)
11.4.5 Karnaugh-Veitch-Diagramm fjir sechs und mehr Eingangsvariable
Bild 11-30. Zusammenfassung von vier Vollkonjunktionen in x- und z-Richtung. A
+ {ACD).
c
m
c
cA
Das KV-Diagramm fur sechs Variable sei als letztes ausfuhrliches Beispiel genannt. Die hierbei abgeleiteten Regeln lassen sich auch auf alle hoheren KV-Diagramme libertragen. Bild 11-32 zeigt eine dreidimensionale Abbildung der 64 notwendigen Felder. Fiir die Auflosung dieser Struktur ist es vorteilhaft, die einzelnen Ebenen durchzunumerieren und sie nach der funften und sechsten Variable F und E aufzuzeichnen. Bild 11-33 zeigt das zweidimensionale Karnaugh-Veitch-Diagramm zu Bild 11-32.
Bild 11-31. Karnaugh-Veitch-Diagramm Jur die Variable T in der Ebene. Verdeutlicht wird dies in Bild 11-30 mit einem Schnitt durch die beiden Ebenen. Hierbei sind als Beispiel vier Vollkonjunktionen eingezeichnet, zusammengefaBt sowohl in x- als auch in z-Richtung. Fur das KV-Diagramm nach Bild 11-29 bedeutet dies, daB Elemente, die in der linken und rechten Tafel dieselben Koordinaten (Positionen) haben, ebenfalls zusammengefaBt werden konnen. An einem einfachen Beispiel soil dies gezeigt werden. Beispiel 11.4-5: Die Ausgangsvariable T wird durch die folgenden sechs Vollkonjunktionen der Eingangsvariable A bis E beschrieben: T={AB_C_DE)^{AB^CDE)^(AB'CDE)-\-{ABCD'EJ-\{ABCDE) + {ABCD'E).
(11-62)
Vereinfachen Sie nach Karnaugh-Veitch. Losung: Wird Gl. (11-62) in das KV-Diagramm eingetragen, so sind die Zusammenfassungen nach Bild 11-31 moglich.
c c c Bild 11-32. Dreidimensionales ModeII eines Karnaugh-Veitch-Diagr amms fUr sechs Variable. Die Aussagen, die fur das Zweidimensionale gelten, konnen auch in der dritten Dimension angewandt werden: Die Nachbarschaftsbedingung nach Kegel 8 (Gl. (11-61)) wird durch die Kegel 6 (Gl. (11-53)) fiir die virtuelle dritte Dimension erweitert: 9. Auch eine Zusammenfassung der Vollkonjunktionen liber den Rand hinweg in z-Richtung (nach oben oder unten) ist zulassig. (11-64) Bild 11-34 zeigt die Zusammenfassung in zRichtung am dreidimensionalen Modell. Die
11.4 Minimierung nach Karnaugh-Veitch
mm mm
[ziCEi m m A
A
A
A
A
A
A
441
A
D\ B\ MM \D\
I 1 I B\ D\
D\ \B\
iM
\D
I^J
\B\ D
c
c
c
c
c
mm mm
c
Bild 11-23. Karnaugh-Veitch-Diagramm fur sechs Variable in einer Ebene.
c
c
c
c
c
mm mm
Zusammenfassung: K = A*D*C
c
m
Bild 11-35. Zusammenfassung nach Bild 11 -34 in der Ebene.
die Variablen E und F und den daraus m5glichen Vollkonjunktionen: 1. Vollkonjunktion: 2. Vollkonjunktion: 3. Vollkonjunktion: 4. Vollkonjunktion:
Bild 11-34. Beispiel einer Zusammenfassung Uber alle vier Ebenen (in z-Richtung).
beiden Vollkonjunktionen in jeder Ebene haben dieselben Koordinaten, bezogen auf A, B, C undD. Die Projektion von Bild 11-34 in die Ebene ergibt nun das zweidimensionale Modell nach Bild 11-35. Jedes der Felder reprasentiert eine Vollkonjunktion aus sechs Variablen, so daB die ODER-Normalform der Ausgangsvariablen K in diesem Beispiel aus acht Vollkonjunktionen zu sechs Variablen besteht. Jedes der vier 4 x 4-KV-Diagramme in Bild 11-35 erhalt eine zusatzliche Gewichtung durch
E E E E
• • • •
F F F F.
Diese Vollkonjunktionen sind bei der Zusammenfassung in der z-Richtung zu beachten. Da die Variable K iiber alle vier Ebenen zusammengefaBt wurde, entfallt die Gewichtung durch die Vollkonjunktionen von E und F (beide kommen sowohl negiert als auch nicht negiert vor, s. Gl. (11-47)). Dasselbe trifft auch fur die Variable B zu, so daB sich die Ausgangsvariable K auf den Ausdruck K =
ADC
vcreinfachen laBt. K wird also durch eine Konjunktion {keine Vollkonjunktion) von drei Variablen beschrieben. Die Vereinfachung von ODER-Normalformen mit Hilfe der Karnaugh-Veitch-Diagramme unterliegen bestimmten GesetzmaBigkeiten. Wie aus obigen Beispielen hervorgeht, ist das Ergebnis einer Zusammenfassung stets eine Konjunktion.
442
11 Grundlagen der digitalen Schaltungstechnik
Jede Zusammenfassung in einem Karnaugh-Veitch-Diagramm fuhrt zu einer einzigen Konjunktion, unabhangig davon, wie viele Vollkonjunktionen zusammengefaBt wurden. (11-65) Die Vereinfachung einer ODER-Normalform nimmt mit der Anzahl der zusammengefaBten Vollkonjunktionen zu (s. Gl. (11-52)). So sind fur die Beschreibung der Ausgangsvariablen K in Bild 11-35 nur noch drei (statt urspriinglich sechs) Eingangsvariable notwendig. Geht man allgemein davon aus, daB die Vollkonjunktionen aus M Variablen bestehen und das KVDiagramm eine Zusammenfassung von K Vollkonjunktionen erlaubt, so ergibt sich fur die Anzahl der notwendigen Eingangsvariable A^ folgender Zusammenhang:
N=M-\dK,
(11-66)
wobei Id der Zweierlogarithmus ist (logarithmus duaHs). Auf das Beispiel in Bild 11-35 angewandt, steht M fiir die 6 Eingangsvariablen und K fur die 8 zusammengefaBten Vollkonjunktionen. Der Zweierlogarithmus Id von 8 ergibt den Wert 3 (2^ = 8), so daB nach der Zusammenfassung nur noch A'^ = 3 Eingangsvariable in der Konjunktion vertreten sind. Gl. (11-66) ist ein gutes Hilfsmittel, um festzustellen, ob eine Zusammenfassung auch tatsachlich der Minimallosung entspricht. Karnaugh-Veitch-Diagramme mit mehr als 6 Variablen werden zusehends unhandHcher. So hat bereits ein KV-Diagramm fur sieben Variable 128 Felder, 8 Variable bringen es auf 256 Vollkonjunktionen und damit auf ebensoviel Felder. 11.4.6 Beispiele zur Karnaugh-Veitch-Minimierung Der Umgang mit den Karnaugh-Veitch-Diagrammen soil an zwei weiteren Beispielen unter Beachtung von Kegel 10 gezeigt werden: 10. Werden nicht alle Vollkonjunktionen in einem Karnaugh-Veitch-Diagramm benotigt, so konnen diese, um groBtmogliche Zusammenfassungen zu erreichen, mit einer ,,1" oder einer „0" besetzt werden. (11 -67)
Diese Kegel setzt allerdings voraus, daB die Eindeutigkeit der Schaltung erhalten bleibt. Gekennzeichnet werden diese Felder mit einem Kreuz oder einem Stern, der als Platzhalter sowohl „0" als auch , , 1 " einnehmen kann. Im allgemeinen wird der Inhalt des Feldes (die entsprechende Vollkonjunktion) mit einer , , 1 " als wahr gekennzeichnet. Dies erlaubt dann groBtmogliche Zusammenfassungen, die nach Gl. (11-52) und Gl. (11-66) die groBte Vereinfachung ergeben. Beispiel 11.4-6: Es sollen die Verkniipfungsgleichungen fur einen Kodewandler gefunden werden, der den BCDKode in einen Gray-Kode umwandelt. AnschlieBend sollen diese mit Hilfe der Karnaugh-Veitch-Diagramme vereinfacht werden. Losung: Man stellt zunachst die beiden Kodes gegeniiber: BCD-Kode Eingangsvariable ABC D
Gray-Kode Ausgangsvariable 0 p Q R
0 0 0 0 0 0 0 0 1 1
0 0 0 0 0 0 0 0 1 1
0 0 0 0 1 1 1 1 0 0
0 0 1 1 0 0 1 1 0 0
0 1 0 1 0 1 0 1 0 1
0 0 0 0 1 1 1 1 1 1
0 0 1 1 1 1 0 0 0 0
0 1 1 0 0 1 1 0 0 1
Fiir jede Ausgangsvariable O, P, Q und R muB die Verkniipfungsgleichung gefunden werden. Dazu werden die Vollkonjunktionen herangezogen, bei denen die Ausgangsvariable wahr ist: 0 = {ABCD) + (ABCD). P = {ABCD) + (ABCD) + iA'B'C'D)-\(A •B-CD) + + (ABCD). {A B'CD) Q^{A BCD) + (ABCD) + {ABC D) + (A BCD). R = {ABCD) + (AB'CD) + (ABCD) + (AB'CD) + (ABCD). Fiir jede Ausgangsvariable legt man ein KV-Diagramm an. Dabei werden die Vollkonjunktionen nach obigen Gleichungen mit , , 1 " eingetragen. Aus der Kode-Tahelle geht hervor, daB nur zehn der 16 Felder
11.4 Minimierung nach Karnaugh-Veitch
I* 15^
1f
D
*
*
1
443
D
*
*
•
1
1
1
*
m Jy c
c
pi:§;|i]
D C
'
o\
J?//fif 1 i-39. Karnaugh- Veitch-Diagramm fiir die A usgangsvariahle R.
BCD A
.J
=1
n
=1
/:^
c D
*
c
• Gray Q
T
>1
* 1
M
Zusammenfassung: H = (C • D) + (C • D)
B//J i/-i(5. Karnaugh-Veitch-Diagramm fur die Ausgangsvariable O.
m m
C
c
Zusammenfassung: 0 = >4
c
Bild 11-40. Minimierte Gleichung filr den BCD/ Gray-Kode- Wandler.
c
Zusammenfassung: P = A + B
Bild 11-37. Karnaugh- Veitch-Diagramm fur die Ausbenotigt werden. Der BCD-Kode kennt nur die Zahgangsvariable P. len 0 bis 9, so daB die restlichen Felder nach der Regel 10 (s. Gl. 11-67) frei defmierbar sind, ohne daB der BCD-Kode seine Eindeutigkeit verliert. Fiir die Ausgangsvariablen ergeben sich somit die KV-Diagramme gemaB Bild 11-36, 11-37, 11-38 und 11-39.
1 V *
*
pF
c
t
1^
1
1
(
Zusammenfassung: Q= {C • B) + {C • B) Q=C®B
Durch die moglichen Zusammenfassungen durch das KV-Diagramm ergeben sich fiir die Ausgangsvariablen folgende Vereinfachungen: 0 = A P^A + B Q = (CB) + {CB) Q=C®B R= {CD)-h{C'D) R = C® B.
Die Schaltung zu diesem Beispiel zeigt Bild 11-40. Di iogischen Funktionen werden durch die Grundele Bild 11-38. Karnaugh-Veitch-Diagrammfiirdie Aus- mente der Booleschen Yerkniipfung (Bild 11-11) rec Hsiert. gangsvariable Q.
444
11 Grundlagen der digitakn Schaltungstechnik
Beispiel a.4-7: In einem Speicher wird eine Dekodierung benotigt, die vier AdreBbereiche ansprechen soil. Dazu sollen die Signale CS\ bis CSA aus den AdreBleitungen ^8 bis ^11 nach Tabelle 11-22 gewonnen werden. Zu beachten ist, dafi diese Signale negiert auftreten.
D
\D
Tabelle 11-22. Ubergangstabelle far Beispiel 11.4-2.
0 0
i^
0 ' 0
1 0 1 0 0 1 1 1 1 1 ' 1 1 1
A^0
^9
AS
u
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
U 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
0
0
0
D
c
csT
Ausgangsvariable \
Eingangsvariable yA11
0
CSA CSS CS2 CS1
L f f
1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0
1 1 1 1 0 0 0 0
0 0 0 0
0 0 0 0 1 1 1 1
CSn = i(AQ, A9, A^0, AM), n = 1 - 4
osung: a die C/^/p-5e/^c^Signale (Auswahlsignale) aktiv w sind, also nur bei Erreicken des Wertes „0" Giil;keit haben, muB man hierbei von einer negativen ^gik nach Abschn. 11.3.1 ausgehen. So werden in a folgenden Gleichungen diejenigen Vollkonjunknen herausgesucht, bei denen der Ausgang zu null
c
c
Zusammenfassung: CS1 - A • B
Bild 11-41. Karnaugh- Veitch-Diagramm fur das Chipselect-Signal CSl.
A
A
pjilll l l i
D
B\
iMIB ii*SJ|Sv|i' Mii r B\ D C
C
C
CS2
Zusammenfassung: CS2 = A • B Bild 11 -42. Karnaugh- Veitch-Diagramm fur das Chipselect-Signal CS2.
•d:
D
l==(M'A9AlO' ITT) + (A%A9'AiO- All) + (AS'A9A10' Ail) + (AS A9 AlO • All). \==(MA9-A10' All) + (AS ^ A9 • AlO - All) + (M-A9- AlO • ~M) + (AS • A9 • ^10 • ITT). = (M'A9'A10-A11) + (AS • l 9 • ZlO • ^11) + (AE-A9-A10'A11)
+ (AS ' A9 • H O • v411).
= (:48 • 39 • .410 • A11} + (AS • A9 • ^10 • .411) + (38 • .49 • .410 • >111) + (.48 • A9 - AlO • All). Vollkonjunktionen tragt man in ern 4 x 4-Kari-Veitch-Diagramm ein. In dicsem Fall stehen 1 an den Koordinatenschnittpunkten aufgrund jgativen Logik „0" und nicht wie bisher ,,1".
\D
iiiiiIllii lilliBRii c
CS4 c c werden. Stellen Sie dazu a) die Ubergangstabelle, b) Zusammenfassung: CS4 = A- B das Gleichungssystem der Vollkonjunktionen sowie Bild 11 -44. Karnaugh- Veitch-Diagramm fur das Chip- c) die entsprechenden Karnaugh-Veitch-Diagramme auf. d) Wie lauten die vereinfachten Gleichungen? select-Signal CS4. D
Bild 11-41 bis 11-44 zeigen die jetzt moglichen Zusammenfassungen. Die Koordinaten der Diagramme haben dabei die Zuordnung A^AW, B = AlO, C = ^9 und D = ^8. Die Zusammenfassung ergibt fur diese einfache Dekoderschaltung schlieBlich CS1=A C52 = I ^S3=A CS4 = A
B = An AlO. 5 = ZTT A\0. B = An ZTO. B = An AlO.
U 11.4-4: Eine Sieben-Segment-Anzeige mit den Segmenten a bis g nach Bild 11-45 kann die Ziffern 0 bis 9 darstellen. Sie soil durch den BCD-Kode angesteuert werden. Dazu ist das entsprechende logische Netzwerk zu entwickeln. - a) Stellen Sie die Ubergangstabelle fur die Zahlen 0 bis 9 auf. b) Wieviel Gleichungen werden erwartet? c) Stellen Sie das Gleichungssystem mit den Vollkonjunktionen auf und d) tragen Sie diese in die entsprechenden KarnaughVeitch-Diagramme ein. e) Wie lauten die Gleichungen nach der Minimierung durch die KarnaughVeitch-Diagramme ?
a
0 g
OOOOOOOQOO
U U U 0J U U U 0J U U
d
Bild 11-45. Aufbau der Siebensegment-Anzeige.
446
12 Digitale Bauelemente
12 Digitale Bauelemente Unter digitalen Bauelementen versteht man Schaltkreise, die auf der Grundlage der Booleschen Gleichungen (Abschn. 11.3) beruhen. Erst Anfang der 60er Jahre gelang es, mehrere Grundfunktionen auf einem einzigen Siliciumplattchen zusammenzufassen. Es entstand eine monolithisch integrierte Schaltung, und das Siliciumplattchen ging als Chip in den Sprachgebrauch ein. Diese einfachen Booleschen Verknixpfungen bezeichnet man als Gatterfunktionen (engl.: Gates), da eine Information erst dann weiterverarbeitet werden kann, wenn die Verkniipfungsfunktion erfullt ist. Werden mehrere Chips in einem integrierten Schaltkreis (engl.: Integrated Circuit, IC) verwendet, so handelt es sich um hybride Schaltkreise. Unter einem monoHthisch integrierten Schaltkreis versteht man die Zusammenfassung mehrerer Gatterfunktionen auf einem Chip. Die ersten digitalen Schaltkreise umfaBten nur wenige Gatterfunktionen, wie UND und ODER, die auch noch heute in alien Logikfami-
lien zu finden sind. Diese Bausteine werden als Small Scale Integration (SSI)-Bauteile bezeichnet, da die Integrationsdichte auf dem Chip gering ist. Steigt die Integrationsdichte, so spricht man von Medium Scale Integration (MSI) und Large Scale Integration (LSI) bis zu Very Large Scale Integration (VLSI). In neuester Zeit erlaubt die Technik eine Integration von mehr als 800000 Transistoren, wofur der Begriff Ultra Large Scale Integration (ULSI) steht. Bild 12-1 gibt einen Uberblick iiber die Integrationsdichte heutiger Bauelemente. Die zunehmende Integration komplexer Schaltungen, fiir die friiher mehrere Leiterplatten notwendig waren, erfordern auch entsprechend mehr AnschluBkontakte, Pins genannt. So integriert man heute hochkomplexe Schaltungen in Gehause, die bis zu 300 Pins besitzen konnen. Bild 12-1 zeigt eine Reihe von unterschiedlichen Gehauseformen. Die Beschreibung „Digitale Bausteine" setzt zunachst einige Abkiirzungen voraus, die im folgenden benotigt werden und im allgemeinen Sprachgebrauch iiblich sind: CMOS ECL FAST
Complementary MOS Emitter-Coupled-Logic Fairchild-Advanced-Schottky TTL
Digitale Bauelemente
UND-/ODER Gatter
Zahler Dekoder
ArithmetikBausteine
Speicher-Mikroprozessoren
Gate Arrays
Inverter D-Flip-Flop
Multiplexer
Speicher PAL
periphere Bausteine
SignalProzessoren
SSI
MSI
LSI
VLSI
ULSI
Funktion
Beispiel
Integrationsdichte-
Bild 12-L
Digitale Bauelemente.
12.1 Logikfamilien HC(MOS) HCT LSTTL MOS STTL TTL
High-Speed-CMOS TTL kompatible HC-Bausteine Low-Power-Schottky TTL Metal-Oxide-Semiconductor Schottky TTL Transistor-Transistor-Logik.
Die Spannungen werden bei den Logikfamilien im allgemeinen mit dem Buchstaben „ F " angegeben (in manchen Datenbiichern auch mit dem Buchstaben „U"), wobei Indizes die angegebene Spannung bezeichnen. Die Festlegung und Bezeichnungen der Spannungen fur die logischen Pegel zeigt Bild 12-2. Eingang
Ausgang
GND FgB
447
Ground, Bezugspotential (Masse) Hilfsspannung (Bias-Spannung).
Zeiten bezeichnet man mit dem Buchstaben „t" und den entsprechenden Indizes. Sie sollten den Datenbiichern entnommen werden, da die Bezeichnungen nicht einheitlich sind und dort in aller Regel der direkte Bezug zur Pulsform dargestellt ist. Die wichtigsten heifien: tpd t^ tf
Propagation Delay, Gatterschaltzeit Pulsanstiegszeit (r: rising) Abfallzeit (f: falling).
12.1 Logikfamilien
Die mathematische Beschreibung der Ausgangsvariablen in Abhangigkeit von der Ein_ Rauschspannungsgangsvariablen erfolgt mit Hilfe der Booleschen iabstand High Algebra (Abschn. 11.3). Zur Umsetzung dieser Storspannungs- 1 \/NMHigh Gleichungen in eine funktionierende Schaltung abstand sind entsprechende Bauelemente (z. B. die BasisI ^NMLow j^Rauschspannungselemente UND, ODER, NICHT und Antiva\/,Lrr abstand Low lenz) notwendig. In der Digitaltechnik werden diese Bauteile als Logikfamilie bezeichnet. Jede LogikfamiHe besitzt spezielle technische EigenBild 12-2. Definition der Spannungen bei den logi-schaften, wie beispielsweise Geschwindigkeit, schen Pegeln 0 und 1. Taktfrequenz und Leistungsaufnahme. Tabelle 12-1 stellt diese grundlegenden Eigenschaften Die einzelnen Spannungen bedeuten: der unterschiedlichen Logikfamilien zusammen. P^L Eingangsspannung fiir den Zustand In Tabelle 12-1 sind die Logikfamilien von links Low („0") ^iLmax niaximale Eingangsspannung fiir Low nach rechts nach abnehmenden Schaltgeschwindigkeiten geordnet. Die Schaltgeschwindigkeit minimale Eingangsspannung fur Low '^ILmin Eingangsspannung fiir den Zustand beschreibt die typische Verzogerungszeit, die ein Puis am Eingang eines Gatters (z.B. eines High („1") maximale Eingangsspannung fiir High Inverters) bis zum Ausgang erfahrt. In den minimale Eingangsspannung fur High Datenbiichern ist diese Zeit mit propagation Ausgangsspannung fiir den Zustand delay t^^ bezeichnet. Bei der Entwicklung der komplexen digitalen Logik hat diese Zeit einen Low („0") erheblichen EinfluB auf die Verwirklichung Vc OL max maximale Ausgangsspannung fiir Low minimale Ausgangsspannung fiir Low logischer Schaltungen (darauf wird in Kapitel Ausgangsspannung fiir den Zustand 13 noch ausfiihrlich eingegangen). Direkt abhangig hiervon ist auch die Flip-Flop (FF)High („1") Toggle-Frequenz. Sie gibt an, wie oft die logimaximale Ausgangsspannung fiir High Fn, minimale Ausgangsspannung fiir High schen Schaltzustande 0 und 1 pro Sekunde Rauschspannungsabstand fur Low maximal geandert werden konnen. (NM = Noise Margin) Die Leistungsaufnahme der Bauteile ist von der Rauschspannungabstand fiir High maximalen Geschwindigkeit abhangig. Um ein MvIM high Storspannungsabstand vergleichbares MaB zu erhalten, wird die Ruhepositive Betriebsspannung leistungsaufnahme (engl.: quiescent power) pro negative Betriebsspannung (meist Gatter ermittelt und gegenubergestellt. CMOSGND) Bauteile (einschlieBlich der High-Speed-CMOS ^.Hrr
.:-i::::-''
448
12 Digitale Bauelemente
Tabelle 12-1. Schaltzeiten, Taktfrequenzen und Leistungsvergleich der Logikfamilien. ^ \
Logikfamilie
^ ^
Eigenschaften
CMOS ComplementaryMOS
TTL TransistorTransistorLogic
35 ns
10 ns
^^^
Schaltgeschwindigkeit Flip-Flop-Taktfrequenz Leistungsaufnahme
7 MHz 10 nW
LSTTL LowPowerSchottkyTTL 8 ns
15 MHz
30 MHz
10 mW
2mW
(HC)-Familie) erzielen dabei sehr geringe Werte (nur wenige Nanowatt), da die Leistungsaufnahme in Ruhe nur durch die Leckstrome der Gatekapazitaten bestimmt wird (Abschn. 12.1.3). Ihre Leistungsaufnahme steigt mit zunehmender Schaltfrequenz, wahrend die der anderen Familien nahezu konstant bleibt. Die grafische Zusammenfassung der Tabelle 12-1 ergibt das Bild 12-3. Es ist deutlich zu erkennen, daB die Logikfamilien auf CMOS-Basis (CMOS 4000, HC/HCT und AC/ACT) einen um mehr als vier Zehnerpotenzen geringeren Leistungsbedarf pro Gatter besitzen als beispielsweise LSTTL- oder FAST-Bauteile. CMOS HC/HCT AC/ACT TTL LSTTL STTL ECL FAST AS
J 50 LCMOS I 30
U4000
^ 20 CO
Complementary-MOS 1 High-Speed-CMOS Advanced-HC/HCT Transistor-Transistor-Logic Low-Power-Schottl 2 7
1 0,8 0,4 0
—
, Spannungsbereich fiir den Low-Pegel
Spannungsbereich Rauschspannungsfijr den High-Pegel abstand des High-Pegels
Bild 12-8. Grenzspannungen von TTL, LSTTL und STTL.
Rauschspannungsabstand des Low-Pegels
Storspannungsabstand
454
12 Digitale Bauelemente
malen Eingangsspannung fur den High-Zustand (P^Hmin) abziiglich der maximalen Eingangsspannung fur den Low-Zustand (F,Ljnax)Der Storspannungsabstand von logischen Schaltkreisen ergibt sich aus den worst-caseSpannungen fur die logischen Zustande ,,1" und „0". (12-6) ^ L — nfHmin HL Fiir die TTL-Familien ergibt sich mit den obigen Werten und Gleichung (12-6) der Storspannungsabstand zu ^HL ~ MH min ~ ML max '
FHL =
2,0 V - 0 , 8 V,
MIL-TTL ~ 1,2 V .
Die Low-Power-Schottky-TTL haben die Standard-TTL-Bauteile, wie sie Anfang der 60er Jahre vorgestellt wurden, ganzlich verdrangt. Der wesentlich geringere Leistungsbedarf half auch die Kosten fiir die erforderlichen Stromversorgungen zu senken. Auch andere Varianten der Standard-TTL-Familie hatten nur eine geringe Lebensdauer. So wurde neben den Low-Power-Schottky-Bauteilen auch eine High-Power-Familie (HTTL) entwickelt, die die Leistungsaufnahme und Geschwindigkeit der STTL-Familie nahezu erreicht, aber ohne die Schottky-Transistoren und Dioden auskommt. Ebenso wurde auch eine langsame storsichere Logik (LSLTTL) und eine Low-Power-TTLFamilie (LTTL) auf der Basis der StandardTTL-Bauteile entwickelt, die aber mit dem Erscheinen der CMOS-Familie ebenfalls vom Markt verschwand. Die Kennzeichnung der TTL-Famihen (und auch der High-Speed-CMOS, siehe unten) erfolgt auf den Bauteilen mit den fuhrenden Buchstaben 74yyxxx (Industrieller Temperaturbereich von - 4 0 ° C bis +70°C) oder 54yyxxx (militarischer Temperaturbereich von — 55°C bis +125°C). Welcher der TTL-Familien der Bauteile zugeordnet werden muB, ergibt sich aus den nachfolgenden Buchstaben yy. 1st kein Buchstabe vorhanden, handelt es sich immer um die Standard-TTL-Familie. Die nachfolgenden Ziffern xxx sind ein Schliissel fiir die Funktion, die in dem Bauteil realisiert ist. Tabelle 12-6 zeigt eine Zusammenstellung von Familien und ihre Kennzeichnung auf den Bauteilen.
Tabelle 12-6. Kennzeichnung der Logik-Familien auf den Bauteilen. x^^TemperaturN. bereich
industrieller Temperaturbereich ( - 4 0 bis + 85°C)
militarischer Temperaturbereich ( - 5 5 bis + 125°C)
Standard-TTL
74 xxx
54 xxx
Schottky-TTL
74 S xxx
54 S xxx
Low-PowerSchottky-TTL
74 LS xxx
54 LS xxx
FAST
74 F xxx
54 F xxx
High-PowerTTL
74 H xxx
54 H xxx
Low-PowerTTL
74 L xxx
54 L xxx
High-SpeedCMOS
74 HC xxx
54 HC xxx
TTL-kompatibleHigh-SpeedCMOS
74HCTXXX
54HCTXXX
Baustein
N.
12.1.2 FAST Die FAST-Familie (Fairchild-Advanced-Schottky-TTL) war eine konsequente Weiterentwicklung der STTL-Familie durch die Firma Fairchild. Durch die Entwicklung des Isoplanar-IITransistors konnte die notwendige Grundfldche drastisch verringert werden. Bild 12-9 veranschauhcht die Reduzierung der notwendigen Chip-Flache fiir einen integrierten Transistor bei FAST Ein weiteres Merkmal ist die Verwendung von Siliciumdioxid als Isolator, was eine Verminderung der seithchen Streukapazitdten zur Folge hat. Allein durch die Flachenreduzierung sind diese Kapazitaten bereits sehr viel geringer als bei den herkommlichen Bauteilen von STTL und LSTTL. Die Folge da von ist eine hohere Grenzfrequenz und damit kiirzere Schaltzeiten (Tabelle 12-1). Die einzelnen Grenzspannungen in Bild 12-10 gleichen im wesentlichen den TTL-Spannungsbereichen. Ledighch die Ausgangsspannung fiir den High-Zustand liegt im ungiinstigsten Fall bei Fo„„,„ = 2,5 V
12.1 Logikfamilien
Der Storspannungsabstand ebenfalls mit 1,2 V gleich.
Basis (B) Schottky-Diode (SD)
Bildl2-9. stors.
FAST
LSTTL
STTL
Fldchenbedarf des Isoplanar-II-Transi-
Die Rauschspannungsabstande ergeben sich zu: ^^M LOW-FAST — 0 , 4 V , ^MHigh-FAST = 0 , 5 V .
FHL_FAST
455
bleibt
12.1.3 CMOS Die Schaltelemente der CMOS-Familie sind Feldeffekttransistoren (FET) auf MOS-Basis (MOS = Metal Oxide Semiconductor). Diese zeichnen sich durch einen extrem hohen Eingangswiderstand und eine sehr niedrige Verlustleistung aus. Die Verwendung von komplementaren FET (n-Kanal-FET und p-Kanal-FET, Abschn. 3.1.1, Bild 3-1) fiihrte zur Entwicklung der CMOS-Familie (Complementary MOS). Ihr besonderes Kennzeichen ist die geringe Ruhestromaufnahme, die bei den Gattern bei 10 nW liegt. Der Grund liegt darin, daB stets einer der beiden komplementaren Transistoren gesperrt ist und damit kein Strom flieBen kann. In Bild 12-11 ist ein typischer Eingang fiir eine ODER-Verknupfung zweier digitaler Signale A und B abgebildet, die schlieBlich zum Ergebnis P = A + B fiihrt.
5 4 3 2,5
—
iiliiiiiiH^^
2 1 0,8 0,4
liiiiiiiiiiiiiii
Ill III 11ill III Spannungsbereich Spannungsbereich Rauschspannungsfiir den Low-Pegel fijr den High-Pegel abstand des High-Pegels
Rauschspannungsabstand des Low-Pegels
Storspannungsabstand
Bild 12-10. Grenzspannungen der FAST-Bauteile. b) Transfer-Charal
rr-r^cc
Betriebsspannung 16r
5V
10V
15V
5V
10V
15V
5V
1 10V 15V
5V
1 1 1 1 1
14 12h
10V 1 1 5 V 5 V 1 1 0 V 15V
1 1 1 1
10
c ill 4|2 0
1
Spanr lungsb ereich fijr de n Low-Pegel
i 1
1 1 Spanr lungsb sreich Rausc hspanr lungs- Rausc hspanr ^ungsabstar d des fiJr de n High-Pegel absta i d des High- Pegels Low-F'egels
Bild 12-13. Eingangsspannungsbereiche der CMOS-Bauteile.
1 1 Stor spannu ngsabstcand
12.1 Logikfamilien
bei 10 V:
457
Abblockkondensatoren
H^M Low-CMOS — 1 ? 9 5 V , ^ M High-CMOS ~
^•>^^ ^ '•>
bei 15 V: ^NM Low-CMOS ~ 2 , 4 5 V ,
KNM High.CMOS =
2,45 V .
Der komplementare Aufbau der Schaltstufen bei CMOS birgt einen Nachteil. Beim Umschalten von einem logischen Zustand in den anderen treten Stromspitzen bis zu mehreren mA auf und zwar deshalb, weil beide Feldeffekt-Transistoren beim Umschalten kurzzeitig leitend sind und somit einen niederohmigen Pfad zwischen beiden Potentialen bilden. Bild 12-14 zeigt den Drain-Strom Ij^ wahrend eines Schaltvorgangs (drain, engl.: AbfluB. In diesem Fall ist die Stromaufnahme wahrend des Schaltens gemeint). VQQ Drain-Spannung V/g Schwellspannung
Eingangsspannung
Bild 12-14. Drain-Strom gangsspannung.
/^ als Funktion
der Ein-
Der n-Kanal MOS-FET bleibt unterhalb einer Schwellspannung V^ stets gesperrt, wahrend der p-Kanal MOS-FET durchgesteuert ist. Es kann kein Strom durch das komplementare Paar flieBen. Steigt die Eingangsspannung weiter, so werden beide komplementare Transistoren in den leitenden Zustand gesteuert und der DrainStrom steigt stark an. Erst wenn die Schwellspannung des p-Kanal MOS-FET iiberschritten ist, geht er in den Sperrzustand iiber, und der Drain-Strom wird wieder zu null. Die so entstandenen Schaltstromspitzen belasten die Spannungszufuhrung zu den Bauteilen. Um sie aufzufangen, ist die Verwendung von Abblockkondensatoren direkt an den CMOSBauteilen unerlaBlich (Bild 12-15). Auch die
Bild 12-15. teilen.
Abblockkondensatoren
an
CMOS-Bau-
Stromversorgung muB diese dynamischen Anteile abdecken konnen. Damit wird auch deuthch, daB die mittlere Stromaufnahme mit der Anzahl der logischen Zustandswechsel zunimmt. Die mittlere Leistung ergibt sich aus der Flache unter dieser Kurve iiber der Zeit (gekennzeichneter Bereich in Bild 12-14). Bei Taktfrequenzen um 1 MHz ist die Leistungsaufnahme vergleichbar mit der des Low-Power-Schottky-TTL und kann dann sogar in Abhangigkeit von der Betriebsspannung um den Faktor 10 schlechter werden. Bild 12-16 zeigt die typische Leistungszunahme mit hoher werdenden Frequenzen. Zum Vergleich ist auch die Leistungsaufnahme der LowPower-Schottky-TTL mit aufgetragen, die bis
102
10^
104 10^ 10^ 10^ Eingangsfrequenz f- I Hz
10^
10^
Bild 12-16. Leistungsaufnahnh von CMOS-Bauteilen in Abhangigkeit von der Frequenz.
458
12 Digitale Bauelemente
zum Erreichen der Grenzfrequenz nahezu konstant ist. Allerdings verbrauchen die LSTTL diese Leistung auch wenn sie nicht geschaltet werden! 12.1.4 High-Speed-CMOS Anfang der 80er Jahre wurde eine neue Generation der CMOS-Familie vorgestellt, die HighSpeed-CMOS- Oder //C-Familie. Ziel hierbei war es, den geringen Ruheleistungsbedarf der CMOS-Familien beizubehalten, die Schaltgeschwindigkeit jedoch deutlich zu erhohen. Dies gelang durch neuartige Technologien bei der Herstellung der MOS-FET-Transistoren. Wahrend bei der CMOS-Familie die Sourceund Drain-Flachen vor der Gatefestlegung hergestellt und dabei entsprechende Toleranzen dazugegeben werden muBten, erfolgt dies bei den HC-Bauteilen durch einen selbstjustierenden ProzeB durch die Technologic der lonenImplantation. Durch dieses Verfahren konnte der Flachenbedarf um etwa ein Drittel vermindert werden. Die damit verringerten Streukapazitdten (sowohl durch die Platzeinsparung als auch durch den wesentlich genaueren HerstellungsprozeB) ermdghchen Schaltzeiten, die denen der LSTTL-Familie entsprechen. Die maximale Flip-Flop-Taktfrequenz Uegt mit ca. 50 MHz sogar fast doppelt so hoch wie bei den LSTTL-Bausteinen (Tabelle 12-1). Die HC-Famihe besitzt, ahnlich wie die CMOS-Famihe, einen breiten Versorgungsspannungsbereich (Bild 12-4). Die geringere Spannungsfestigkeit (maximal 6 V) resultiert vor allem aus der verringerten Grundflache der
Gatter. Dafiir werden die Funktionen der HCFamilie auch noch bei einer Spannung von nur 2,0 V garantiert, was den Einsatz in batteriebetriebenen Geraten ermoglicht (dem kommt auch die geringe Leistungsaufnahme entgegen). Die wichtigsten Spannungspegel dieser Bauteile gibt Bild 12-17 wieder. Der Eingangsspannungsbereich des Low-Zustandes ist von 0 V bis 20% der Betriebsspannung definiert. Bei 5V entspricht dies ^Lmax = 1?0 V, was einer Erweiterung gegeniiber LSTTL um 0,2 V entspricht (Abschnitt 12.1.1). Ahnlich sind alle anderen Spannungen ebenfalls in Abhangigkeit der Versorgungsspannung F^c definiert. Der High-Zustand wird bei Erreichen von 70% der Versorgungsspannung garantiert (bei 5 V ist ^Hmin = ^'^ ^X wobei der Ausgangspegel nur 0,1 V darunter Hegt. Gleiches gilt fiir den Low-Zustand am Ausgang: er betragt iiber alle Spannungen maximal 0,1 V. Dementsprechend giinstig sieht der Rauschspannungsabstand der Signale aus. Es ist
'^NM-High
= 0,9V, = 1,4V
(diese Angaben gelten fur 5 V Versorgungsspannung). Allgemein gilt fur die Rauschspannungsabstande der HC-Familie:
'^NM-High
= 0,2Fcc-0,l, (12-7) = (Fee-0,1)-0,7 Fee.
Der Storspannungsabstand ergibt sich aus Gl. (12-6). Auf die HC-Familie angewandt, erhalt man
4Vbis6V
5h
Versorgungs- " spannung
W ^
70% \/cc
20%J^cc^____
Spannungsbereich Spannungsbereich fijr den Low-Pegel fiir den High-Pegel
Rauschspannungs- Rauschspannungsabstand des abstand des High-Pegels Low-Pegels
Bild 12-17. Grenzspannungen der HC-Bauteile.
Storspannungsabstand
12.1 Logikfamilien typische Eingangsschaltung eines HC-Bausteines
Transfer-Charakteristik HC >
ff 100^
459
170a
5
i 3
Eingang
c
I 2 (C
1
i!==M
0 1 2 3 4 5 Eingangsspannung V^^^ I V
Bild 12-18. Eingangsschaltung und Transfer-Charakteristik der HC-Bauteile.
nicht ohne weiteres in alien Bereichen, da die unterschiedHchen Eingangspegel Anpassungs(12-8) probleme mit sich bringen. Dies gilt vor allem ^HL=0,5Fcc. fur den High-Zustand. Dieser ist fiir die HCFamilie bei 70% der Versorgungsspannung Bei 5V Betriebsspannung bedeutet dies eine sichergestellt (fiir 5 V also bei 3,5 V). Die TTLVerdopplung des Storspannungsabstandes geFamiUen garantieren jedoch eine minimale geniiber LSTTL. Ausgangsspannung (worst case) von 2,5 V bzw. Die Eingangsschaltung eines HC-Bauteils zeigt 2,7 V. Um diese Spannungsliicke zu schlieBen, Bild 12-18. Zwei Langswiderstande und zwei wurde zusatzUch die HCT-Familie entwickelt. Dioden, von denen die zweite mit dem Wider- Bei der HCT-Familie steht der Buchstabe „T" stand verschmolzen ist, bilden eine Schutzschal- fiir den TTLrkompatiblen Eingang dieser Bautung gegen Uberspannung durch statische Auf- teile. Erreicht wird dies durch die Ankopplung ladung. der Eingangs-FET iiber eine Diode an die VerDie Transfer char akteristik dieses Eingangs ist sorgungsspannung (Bild 12-19). ebenfalls in Bild 12-18 dargestellt. Die typi- Mit dieser zusatzlichen Anpassung wird die sche Umschaltspannung liegt bei 2,5 V. Unter HCT-Familie vollstandig kompatibel zu den ungiinstigen Bedingungen (z. B. hohe Umge- TTL-FamiHen. Allerdings wird durch die zubungstemperatur) kann diese jedoch von 2 V bis satzliche Schaltstufe die Schaltzeit (engl.: propauber 3 V schwanken. Dieses Toleranzfeld ist im gation delay) der Gatter geringfiigig hoher. Auch Schaubild dargestellt. geht der Storspannungsabstand FHL auf die Die HC-Familie ist dabei, die sehr verbreiteten Werte der TTL-Bauteile zuriick (FHL = 1.2 V), LSTTL-Bauteile zu ersetzen. Doch dies gelingt wie aus Bild 12-20 zu entnehmen ist. ^HL= 0,7 F e e - 0 , 2
Fa
a) Schaltung
b) Tranfer-Charakteristik HOT
m
>
5
3h Eingang
^NMHigh.HCT = ( ^ C C - 0 , l ) - 2 , 0 .
Bei Fee = 5 V wird K^MHigh-Hci 2,9 V. Der Versorgungsspannungsbereich der HCT-Familie ist auf Grund der TTL-Kompatibilitat eingeschrankt. Er liegt bei 4,5 V bis 5,5 V und laBt somit trotzdem eine hohere Toleranz als die TTL-Bauteile zu (Bild 12-4). Beispiele der gangigsten Ausgangsschaltungen fur HC- und HCT-Bauteile (sie unterscheiden sich nur durch die Eingangsschaltung) zeigt Bild 12-21. Jeder Ausgang wird durch Schutzdioden gegen statische Uberspannungen von auBen abgesichert. Die normale Ausgangsstufe (Bild 12-21 a) stellt gleichzeitig eine Inverterstufe dar. Zur bestmoglichen Entkopplung von Ein- und Ausgang werden in der Kegel zwei (nicht invertierend) oder drei (invertierend) dieser komplementaren Schaltungen hintereinander geschaltet. Um kleinste Schaltzeiten zu erhalten, gibt es jedoch ein paar wenige Bauteile, die darauf verzichten. Sie sind durch ein nachfolgendes U (U: unbuffered) gekennzeichnet. Der Tri-State-Ausgang ist eine funfstufige Ausgangsschaltung (Bild 12-21 b), die durch eine zusatzliche Steuerleitung hochohmig geschaltet
a) Typische Ausgangsstufe der HCMOS-Bauelemente
rf^T"
U
- Ausgang
-Schutzdioden
b) Tri-State-Ausgang
OR
? FT
?
Ui
M
> Ausgang
>
'•Schutzdioden
^
Output Enable (OE) c) Open-Drain-Ausgang \/cc
'
1
Ausgang
ii
Bild 12-21. Ausgangsschaltungen der HC- und HCTBauteile.
werden kann. Damit besitzt der Ausgang drei mogliche Schaltungszustande (Tri-State): LowPegel fur die logische 0, High-Pegel fur die logische 1 und hochohmig, was mit dem Buchstaben Z umschrieben wird. Der Z-Zustand des Ausgangs erlaubt mehrere Ausgange parallel
12.1 Logikfamilien
auf eine Leitung zu schalten und zusammenzufassen. Den Open-Drain-Ausgang wendet man nur in sehr wenigen Bauelementen an. Durch das Fehlen des komplementaren Transistors kann dieser Ausgang nur die beiden Zustande 0 und Z einnehmen (wenn der FET gesperrt ist, ist sein Ausgang hochohmig). Der High-Zustand muB demnach durch einen externen Widerstand (engl.: pull-up) erzwungen werden. Dies kann zur Pegelumsetzung (wenn der Widerstand an einer anderen Spannung als die Versorgungsspannung des Bausteins angeschlossen ist) verwendet werden. Da die LSTTL-Bauteile haufig eingesetzt werden, soil an dieser Stelle ein kurzer Vergleich mit der HC- und HCT-Familie erfolgen. In Bild 12-22 sind die Rauschspannungsabstande von HC- und HCT-Bauteilen aufgezeigt. Dazu eingezeichnet ist der Rauschspannungsabstand der LSTTL-Familie (grau). Die einwandfreie Funktion der Schaltelemente ist nur dann gegeben, wenn FoHmin grower als ^Hmin ist. Innerhalb der eigenen Familie trifft dies immer zu. Bei der Kombination von HCT und LSTTL wird diese Regel ebenfalls erfiillt (rechte Seite). Doch bei HC und LSTTL (linke Seite) ist l^Hmin ^^^ HC-Familie stets groBer als FoHmin ^^r LSTTL, so daB im worst-case-Fall die Funktion nicht garantiert werden kann. Diese Einschrankung kommt dem deutlich besseren Storspannungsabstand zugute. Bild 12-23 verdeutlicht, daB der Storspannungsabstand durch die Eingangskompatibilitat von HCT und LSTTL gleich sein muB. 1988 kam die Weiterentwicklung der HC/HCTFamihen auf den Markt. Durch eine neuartige Doppelmetallisierung konnte die Schaltzeit halm i l HCT r H i i LSTTL OHmin
' 4h
-
^ ^ - ^
IHmin OHmin
^OHmin
IHmin
^IHmin
f
S)S) 2
ILmax
0
OLmax
4,5
mrnrnmrnm 1/''ILmax
5,5 4,5 Versorgungsspannung VQQ I V
LSTTL
S 3i
t
1 1
L I 4,5
I I T
t 1 5,5 4,5 5,5 4,75 Versorgungsspannung V^^ I V
5,25
Bild 12-23. Storspannungsabstand bei HC, HCT und LSTTL.
biert und die Taktfrequenz bis auf 70 MHz erhoht werden. Diese Advanced-High-Speed CMOS (AC bzw. ACT fur die TTL-kompatiblen Bauteile)-Familien erreichen damit die dynamischen Werte der Schottky-TTL-Famihe. Sie werden in den 90er Jahren die SchottkyTTL bis auf wenige Ausnahmen vollkommen ersetzen, da sie im Ruhezustand ebenfalls nur wenige Nanowatt benotigen. Die Schaltungsstruktur der AC/ACT-Bauteile entspricht in den Grundgattern denen von HC/ HCT Sie haben dieselben Storspannungs- und Rauschspannungsabstande wie HC/HCT in Bild 12-17 und Bild 12-20. 12.1.5 ECL Hinter der Abkurzung ECL (Emitter-CoupledLogic) verbirgt sich nach wie vor die schnellste verfugbare Logikfamilie. Ihr Hauptmerkmal ist, daB ihre Transistoren im Gegensatz zu den anderen Logikfamilien nicht in die Sattigung gesteuert werden. Die ECL-Familie ist die schnellste Logikfamilie. ECL ist die einzige Logikfamilie, deren Schaltelemente (Transistoren) nicht in die Sattigung gesteuert werden.
^OHmin
^O D
^
1
A 1
1
A1 1
> ^1
C5/2,3,4 1,5D
111 [2] [4] [81
(15)
(14) (13) (12) (11)
CTRDIV10 H) r> 5CT = 0 ( 9 ) ^ Ml
4-Bit-Dezimalzahler (BCD)
(10) ENT (7) ENP (2) CLK (3) A (4) B (5) C (6)
(15) G4 >C5/2,3,4 1,5D
Qb-
-dCLR
[1] 121 141 (81
(14) (13) (12) (11)
il 111
PEPQ
Pi P2 P3 CEP GET TC CP 1 R QoQi Q^ Q3
9 ! I
I
I
1 I I
11
PE Po Pi P2 P3 ICEP |CET TC CP R Qo Qi Q2 Q3
?l II I
12.1 Logikfamilien
Beispiele fiir Bauteile
Zustandtabelle
CMOS Ausgange
Eingange PRESET
CLEAR
CLOCK
D
Q
Q
L H L H H H
H L L H H H
X X X
X X X H L X
H L HI H L Qo
L H HI L H Qo
T
tL
Ausgange
Eingange PRE L H i L H H H H H
CLR
CLK
J
K
Q
H L L H H H H H
X X X
X X X L H L H X
X X X L L H H X
H L L H H* H* Qo Qo H L L H TOGGLE Qo Qo
i i i i
H
Q
Ausgange
Eingange nRo
nA
nB
nQ
nQ
L X X H H
X H X L
X L L
L L L
T
L
t H H
TL J-L -TL
H H H ~Lr
i
SR* PE
CET CEP
L H H H H
X X H L X
X X H X L
74LS74 74HC74 74 ACT 74 74F74 74HC175 74LS374 74 AC 175 74LS574 74HC374
ECL MC10131 MC10H176 MC 10176 MC 10231
74HC112 74 AC 112 74HC113 74HC114
74 LSI 12 74S112 74 AS 112 74LS113
74HC123 74HC221 74HC423
74LS123 74LS221
74HC161 74HC163 74HC191 74HC193
74LS161 74 LSI 63 74LS191 74LS193
MC 10136
74HC160 74HC162 74HC190 74HC192
74 LSI 60 74 LSI 62 74 LSI 90 74 LSI 92
MC 10137
MC1670 MC 10135
i_r
Betriebsarten
Steuersignale
TTL
"LT
Betriebsarten
X L H H H
467
Reset (Clear) Load ( P „ - O J Count (Increment) No Change (Hold) No Change (Hold)
* For 162 only; H = HIGH Voltage Level; L = LOW Voltage Level; X = Immaterial
Betriebsarten
Steuersignale SR* PE L H H j H H
X L H H H
CET CEP X X H L X
X X H X L
Reset (Clear) Load (Pn-^OJ Count (Increment) No Change (Hold) No Change (Hold)
468
12 Digitale Bauelemente
O
r-
CM CO ^
lo
!> I> [> [>
LU
Q o Qc b o
^ r"-CM
—
_ I 2 > CO >
CM""
—
•
r-> 00 '
—
•
Lf)
r^
^ — ' — ' '"^— '
O ^ C M O O - ^ l D C D r ^ O O
^ ^ >
Segment-Register
Mikrobefehlsspeicher
Kontroll- und Zeitsteuerungseinheit
Befehlszeiger
ALU = Arithmetic Logic Unit
Takt
externe Steuersignale
Bild 12-37. Vereinfachtes internes Blockschaltbild eines 16-Bit-Mikroprozessors.
zero flag: carry flag:
zeigt an, daB das Rechenergebnis null ist, wird bei Ergebnissen gesetzt, die einen Ubertrag erfordern.
Das Ergebnis einer Rechenoperation kann sowohl ein Datum (Wert) als auch eine Adresse sein, auf die in der weiteren Verarbeitung zugegriffen werden muB. Davon abhangig wird das Ergebnis iiber eine weitere Registereinheit der Schnittstelleneinheit an die eigenthche Bus-
Bild 12-38. Mikroprozessor MC 68040. Werkfoto: Motorola.
Schnittstelle (engl: Bus Interface) weitergegeben und entweder auf den Daten-Bus oder den AdreB-Bus gelegt. Die VerwirkHchung dieser Funktionen auf einem Chip zeigt das Bild 12-38. Die hochkomplexen Strukturen zeigen den Aufbau des 32-Bit-Mikroprozessors MC 68040. Der Mikroprozessor ist allein nicht funktionsfahig. Er braucht eine Reihe externer Bauteile, die ihn in seiner Funktion unterstiitzen. Diese Peripherie-Bauteile sind im wesentlichen von der Aufgabe des Mikroprozessors abhangig. Bild 12-39 zeigt die wichtigsten Bauteile eines Mikrocomputers. Im Foto darunter sind diese Bauteile in einer Rechnerkarte verwirkhcht. Programmspeicher (EPROM), RAM und der Mikroprozessor selbst mussen bei alien Rechnersystemen vorhanden sein. Weitere Peripherie, sowie die Anzahl der parallelen und seriellen Schnittstellen sind vom Gesamtsystem und dessen Aufgabe abhangig. Auf die Funktion der einzelnen Peripherie-Bauteile soil hier nicht weiter eingegangen werden. So werden in Tabelle 12-11 nur die wichtigsten zusammengefaBt. 12.3.2 Single-Chip-Mikrocomputer Mit der fortschreitenden Integration gelang es.
12.3 Mikrorechner
Takterzeugung
481
serielle Schnittstellen Bus-Schnittstelle Ifiir externe Rechnererweiterung
Bild 12-39. Blockschaltbild eines Rechnersystems mit Mikroprozessor.
neben dem Mikroprozessorkern (Central Processing Unit, CPU) auch noch periphere Bauteile (Tabelle 12-11) mit auf einem Chip unterzubringen. Diesen Integrationsvorgang verdeutlicht Bild 12-40. Dabei zeigt die linke Halfte den Aufbau eines Einplatinen-Rechners (Single Board Computer, SBC), wie er oben beschrieben wurde. Die wichtigsten Bauteile sind dabei der Programmspeicher (EPROM oder ROM) sowie der Arbeitsspeicher (RAM), der auch den
Stapelspeicher (Stack) zur Verfugung stellt. Bei einem Ein-Chip-Computer (Single Chip Computer, SCC) sind der Programmspeicher und der Arbeitsspeicher mit auf dem Chip integriert, wodurch das Rechnerbauteil unabhangig von externen Bauteilen wird. Bei einem Single-Chip-Computer sind Programmspeicher, Arbeitsspeicher und weitere Funktionen auf einem Chip vereint.
482
12 Digitale Bauelemente
Tabelle 12-11. Rechner-Peripherie. dynamische Speicher RAM
statische Speicher bipolare Speicher EPROM
Speicher
ROM
EEPROM Mask-ROM Mehrtor-Speicher
Sonstige Non Volatile RAM parallel
Centronics
sprache BASIC. Neben diesen Speichern zeigt Bild 12-40 (rechte Halfte) auch noch die Integration paralleler und serieller Schnittstellen. Da der interne Speicher begrenzt ist, kann iiber eine Bus-Schnittstelle zusatzlich ein externer Speicher angesprochen werden. Ein-Chip-Computer sind heute vor allem in 8Bit- oder 16-Bit-Technik ausgefiihrt. Ihr Einsatz erstreckt sich beispielsweise von der Waschmaschinensteuerung bis zu verteilten Rechnern, bei denen Teilprobleme an unterschiedlichen Stellen sofort gelost werden miissen. Dies kann beispielsweise die MeBwertaufnahme und -bewertung in einer FertigungsstraBe sein. Einige Ein-Chip-Computer besitzen zu diesem Zweck auch einen eingebauten Analog/Digital-Wandler.
RS 232C, RS 422A
Standard I/O seriell
Ethernet, LAN
12.3.3 RISC-Computer
parallele I/O-Ports
Die Mikroprozessoren und die Super-Mikros zahlen zu den CISC-Rechnern (Complex Instruction Set Computer). Sie sind durch die Interpretation der Befehle durch einen Mikrocode gekennzeichnet, der den Befehl in mehreren Taktzyklen abarbeitet, wie bereits erlautert. Bei RISC-Prozessoren (Reduced Instruction Set Computer) erfolgt keine Umsetzung des Befehls durch ein Mikroprogramm. Fiir jeden Befehl in Maschinensprache steht ein sequentielles Netzwerk aus Gattern zur Verfugung, das die Ausfiihrung des Maschinenbefehls in nur einem einzigen Taktzyklus ermogHcht.
direkt Transistorausgangsstufen Leistungsl/O entkoppelt
Relais Optokoppler Numerik-Prozessor DMA-Controller
Systembauteile
ProzeBunterstiitzung
Interrupt-Controller Timer-Bauteile Spannungswachter Watchdog Grafik-Interface
BenutzerSchnittstellen
Keyboard-Controller Drucker-Interface
Der Programmspeicher kann sowohl als EPROM-Speicher, als auch als Mask-ROM ausgefiihrt werden (Abschn. 12.2). Einige Hersteller bieten inzwischen Ein-Chip-Computer mit fest eingebautem BASIC-Interpreter an, zur direkten Programmierung in der Programmier-
RISC-Prozessoren fuhren jeden Befehl in nur einem Taktzyklus aus. Der dazu notwendige Gatteraufwand auf dem Chip erlaubt selbstverstandhch nicht die Befehlsvielfalt, die Mikroprozessoren durch den Mikrokode interpretieren konnen. Es steht somit nur ein eingeschrdnkter Befehlssatz (engl.: reduced instruction set) zur Verfugung. Ein weiterer Unterschied zu den Mikroprozessoren ist die registerorientierte Arbeitsweise von RISCRechnern. Im Gegensatz zur stack-orientierten Arbeitsweise (s. o.) werden Zwischenergebnisse nicht mehr in einem Stapelspeicher ausgelagert, sondern in einem Register auf dem Chip gehalten. Dies erlaubt einen wesentlich schnelleren ^ugriff auf diese Daten.
12.3 Mikrorechner Single-Board-Computer (SBC) (Einplatinen-Rechner)
TaktGenerator
Interrupt Controller
483
Single-Chip-Computer (SCO (Ein-Chip-Rechner)
RAM Interrupt Controller zusatzliche PeriphedeBauteile
programmierbare Zahler
Mikroprozessor
MikroprozessorRechenkern
EPROM
BusInterface
V.
ZY
BusInterface
N
j ^ Daten-ZAdreR-ZSteuerleitungen A \ 1 I • /
EPROM
serielle Schnittstelle
rr
Bild 12-40. Mikroprozessor und Single-Chip-Computer.
Bild 12-41. RISC-Prozessor MC 88100. Werkfoto: Motorola.
Die Arbeitsweise der RISC-Prozessoren ist registerorientiert. Um diese Anforderung zu erfiillen, haben einige RISC-Prozessoren mehr als 100 interne Register. RISC-Prozessoren besitzen eine 32-Bit-Architektur, die vorwiegend in CMOS-Technik ausgefiihrt ist. Dies erlaubt Taktfrequenzen bis zu
50 MHz. Da mit jedem Takt ein Befehl ausgefiihrt werden kann, entspricht dies einer maximalen Leistung von 50 MIPS (Millionen Instruction Per Second). Andere Technologien erlauben noch wesentlich hohere Taktfrequenzen. So wurde ein RISC-Prozessor in der Gallium-Arsenid-Technologie (GaAs) entwickelt, der mit 200 MHz getaktet wird und der somit der zur Zeit schnellste Prozessor sein durfte. Bild 12-41 zeigt den hochintegrierten Chip eines RISC-Prozessors. Eine weitere drastische Erhohung der Rechenleistung von RISC-Prozessoren erwartet man in den nachsten Jahren durch noch feinere Chip-Strukturen. Auch beim GaAs-RISC strebt man eine OJ-fim-Struktur an (heute: l,5-)imStruktur). 12.3.4 Transputer Die drastische Erhohung der Rechenleistung durch die Super-Mikros und RISC-Prozessoren ist vor allem auf die 32-Bit-Architektur und die immer kleiner werdenden Chip-Strukturen in CMOS-Technik zuriickzufuhren. Heute schon werden bei den integrierten MOS-Transistoren Kanalbreiten von nur 0,8 |im bei den schnellsten Prozessoren verwirklicht. Moglich ist dies nur durch hochprdzise Masken, die auf fotografischem Weg hergestellt werden. Eine
484
12 Digitale Bauelemente
^1 '
Takterzeugung und Kontrolleinheit
M ' 1
A 32-Bit-Regi5ter j
32-BitRechenwerk
X ALU
On-ChipRAM Speicher
X
8
H interner 32-Bit-Datenbus
B 10 MBit serielles Interface
t t
8 8 8 10 MBit serielles Interface
1 t
10 MBit serielles Interface
I I
4 Voll-Duple>c-Datenverbindungen
10 MBit serielles Interface
!1
S Interface fijr externen Speicher
o o
Bild 12-42. Blockschaltbild eines Transputers.
weitere Steigerung der Rechenleistung auf diesem Weg scheint heute nur noch bedingt moglich, da diese feinen Strukturen schon nahe an der Belichtungswellenldnge liegen. Mit dem Transputer wird daher ein voUig anderer Weg beschritten, der in die Richtung paralleler Rechenleistung weist. Der Rechenkern eines Transputers entspricht einem 16- bzw. 32-Bit-Mikroprozessor. Die Befehlsinterpretation erfolgt durch ein optimiertes Mikrokode-Programm, so daB der Transputer zu den CISC-Rechnern (Complex Instruction Set Computer) zahlt. Fiir die stack-orientierte Arbeitsweise wurde auf dem Chip ein sehr schneller RAM-Speicher eingefugt. Die externe Auslagerung der Zwischenergebnisse entfallt. Bild 12-42 zeigt ein vereinfachtes Blockschaltbild eines Transputers. Hauptmerkmal des Transputers sind jedoch seine vier sehr schnellen seriellen Datenwrbindungen, die man links nennt. Damit werden Ubertragungsraten von 10 MBit pro Sekunde in beiden Richtungen erreicht. Diese bidirektionalen Datenkanale arbeiten also bitseriell im Voll-Duplex-Betrieb. Transputer sind CISC-Rechner, deren Datenaustausch liber sehr schnelle bidirektionale Datenkanale lauft. Mit diesen Verbindungen konnen beliebig viele
Prozessoren in nahezu beliebigen Netzen miteinander verbunden werden. Die Rechenleistung wird auf die Knoten des Netzes verteilt. Bild 12-43 zeigt einige grundlegende Vernetzungsformen von Transputern. Jeder dieser Kommunikationskandle hat direkten Zugriff Siuf den Speicher, ohne daB der Prozessorkern mit einbezogen werden muB. Diese DMA-Fdhigkeit (DMA: Direct Memory Access) erlaubt bis zu acht Dateniibertragungen gleichzeitig (vier vom und vier in den Speicher), wahrend der Rechenkern ungehindert und somit ohne Geschwindigkeitsverlust seine Operationen durchfuhren kann. Der DMA-Controller stellt sicher, daB die CPU (Central Processing Unit) fur den Datentransfer nicht benotigt wird. Der Aufbau von Rechnernetzen nach Bild 12-43 erlaubt hochste Flexibilitdt. Jedem Knoten stehen mehrere Megabyte externer Arbeitsspeicher zur Verfugung, auf den nur ein Rechner, der Knotenrechner, zugreifen kann. Dies gewahrleistet die echte Parallelitat solcher Rechnerstrukturen, erfordert aber einen regen Datenaustausch. In parallelen Rechnersystemen ist jeder Knotenrechner in der Lage, sdmtliche Aufgaben zu erledigen. (Demgegeniiber stehen verteilte Rechnersysteme, in denen jeder Knoten nur eine bestimmte Aufgabe zu losen hat.) Diese hohe Flexibilitat des parallelen Konzepts setzt somit das gesamte Programm in alien Knotenrechnern voraus.
12.3 Mikrorechner
485
eine hohe Ausnutzung der parallelen Rechnerstrukturen. Doch auch einige Compiler (tjbersetzungsprogramme) fixr die Programmiersprache C sind heute in der Lage, Transputerprogrammierung zu unterstiitzen. Transputer eignen sich vor allem fur die Verarbeitung sehr groBer Datenmengen. Dies ist beispielsweise in Forschungszentren und bei der Simulation in Entwicklung und Konstruktion der Fall.
TransputerPipeline
TransputerRing
TransputerGitter (2D)
Zur Ubung U 12.1-1: In einer Schaltung sollen LSTTL-Bauteile durch HCT-Bauteile ersetzt werden. Verbessert sich dadurch der Storspannungsabstand oder der Rauschspannungsabstand ?
Transputer-Baum
U 12.1-2: In Aufgabe U 12.1-1 stehen nicht alle LSTTL-Bauteile auch in HCT zur Verfugung. Einige werden deshalb durch HC-Bauteile ersetzt. a) Was muB man bei der Verwendung von HC- anstelle von HCT-Bauteilen beachten? b) Wie erfolgt die Ankopplung an die LSTTL-Bauteile? c) Ist diese MaBnahme auch im umgekehrten Fall (HC-Bauteile treiben LSTTL-Bauteile) notwendig? d) Bleiben Storspannungsabstand und Rauschspannungsabstand erhalten?
0^5^
i^S^ 3D-Cube
4D-Hypercube
Bild 12-43. Transputer-Vernetzung.
In parallelen Rechnersystemen ist in jedem Knotenrechner das voUstandige Bearbeitungsprogramm vorhanden. Parallel zu diesen Rechnern wurde die Programmiersprache Occam entwickelt. Sie erlaubt
U 12.2-1: Fur ein sehr schnelles Rechnersystem soil ein 64-kByte-Cache-Speicher entwickelt werden. Der Prozessor arbeitet dabei mit einer Datenbreite von 32 Bit. a) Mit welchen Bauteilen muB der Speicher gebaut werden? b) Wieviel 32-Bit-Datenworte konnen darin abgelegt werden? c) Suchen Sie aus der Tabelle 12-10 das groBtmogUche Bauteil heraus, mit dem dieser Speicher aufgebaut werden kann. d) Wieviel Bauteile miissen parallel geschaltet werden, um die 32-Bit-Wortbreite zu erhalten? e) Wieviel Bauteile sind fiir den gesamten Speicheraufbau notwendig?
486
13 Entwicklung digitaler Schaltungen
13 Entwicklung digitaler Schaltungen Die Entwicklung digitaler Schaltungen stellt heute immer hohere Anspriiche an den Planer. Die Qualitat des Ergebnisses ist dabei von der Sorgfalt der Planung abhangig. Die Herstellung hochkomplexer Schaltungen ist nur durch den Einsatz von modernen CAE- (Computer Aided Engineering) und CAD-Werkzeugen (Computer Aided Design) unter Befolgung systematischer Entwicklungsmethoden moglich, wie sie beispielsweise das Phasenmodell nach Abschn. 13.1 beschreibt.
13.1 Entwicklungsphasen Von der Idee bis zur reahsierten Schaltung werden mehrere Entwicklungsphasen durchlaufen, wie Bild 13-1 zeigt. Am Anfang jeder Entwicklung steht das Entwicklungsvorhaben (Phase 1), als Wunsch zur Verwirklichung einer Idee. In Anlehnung an den amerikanischen Sprachgebrauch lautet die Bezeichnung oft NPB („New Product Birthing", Geburt eines neuen Produktes). Um die EntEntwicklungsphasen
Phase 1
idealer Entwicklungsablauf
Zuordnung der Entwicklungsphasen
Entwicklungsvorhaben Vorentwicklung
^ Phase 2
Spezifikation
J
1 Deta Ispez 1-
" ^ s ^ ^
Phase 3
h
fikat ionen
Entwicklung
^ Phase 4
Test
^ Phase 5
Entwicklung
^
Serienreife Produktion
^ Phase 6
NachJ entwicklung
Serienfertigung
^f
Bild 13-1. Entwicklungsphasen in einem Projekt.
wicklung beginnen zu konnen, sind zuerst die Voraussetzungen fiir eine erfolgreiche Durchfuhrung zu schaffen. Dazu gehoren in erster Linie - die Finanzmittel, - die Personalmittel (Anzahl der notwendigen Planer), - die Sachmittel (Entwicklungsgerate) und - eine Zeitplanung. Ist eine dieser Bedingungen nicht erfiillbar, so ist das Entwicklungsvorhaben bereits in diesem friihen Stadium gefahrdet. Nach dem BeschluB eines Entwicklungsvorhabens (Phase 1 abgeschlossen) muB man zunachst alle Anforderungen an die Entwicklung erfassen und als Spezifikationen beschreiben. Bei umfangreichen Entwicklungen erstellt man i.a. mehrere Spezifikationen, um das Projekt iibersichtlich zu gestalten. Sie sind in einer iibergeordneten Spezifikation, der Systemspezifikation, zusammengefaBt. Die Systemspezifikation beschreibt dabei globale Punkte eines Projektes, wie beispielsweise mechanische Einschrankungen (z. B. Gehause und Aufbau eines Cerates), Betriebstemperaturbereich (z. B. bei industriellen Anforderungen von 0°C bis +70°C), die minimalen Bedienungsmoglichkeiten und Anzeigen (z. B. Kontrolleuchten und Not-AusSchalter) oder eine vorgeschriebene Betriebsspannung. Die untergeordneten Spezifikationen bezeichnet man auch als Detailspezifikationen. Diese gehen bereits auf eine konkrete Losung zu. Sie beziehen sich beispielsweise auf die zu entwikkelnden Baugruppen und legen dort die Randbedingungen der Systemspezifikation zugrunde. Eine Detailspezifikation kann folgende Punkte beinhalten: - Definition der Schnittstellen (z. B. die Breite des AdreB- und Datenbusses zur Rechnerschnittstelle), - Definition der Ein- und Ausgangssignalpegel, - Definition der zu realisierenden Funktion, - Spezifikation der anzuwendenden Technologic (z. B. Verwendung von SMD (Surface Mounted Devices, s. Abschn. 1.9.3), - Festlegung der Abmcssungcn der Baugruppe (z. B. Europaformat 100 mm x 160 mm, Doppel-Europaformat 233 mm x 160 mm oder ein anderes MaB der Leiterplatte). Die ersten beiden Phasen (Entwicklungsvorhaben und Spezifikation) bezeichnet man auch als
13.1 Entwicklungsphasen
487
Schaltplanentwicklung mm *mhS. mm
4i i s f S f i i Simulation
Bild 13-2.
CAE-Arbeitsplatz.
488
13 Entwicklung digitaler Schaltungen
Vorentwicklung. Leider fallt die SpezifikationsPhase viel zu oft dem Tatendrang der Planer zum Opfer, so daB sie nur mit ungeniigender Sorgfalt durchgefuhrt wird. Spater kann dies zu erheblichen Problemen bei der Integration in das Gesamtsystem fuhren. Mit Phase 3 beginnt die eigentliche Entwicklung der digitalen oder analogen Schaltung. Zu diesem Zeitpunkt miissen geniigend Informationen zur Verfugung stehen, um eine sichere Schaltungsentwicklung zu gewahrleisten. Bei der Schaltplanentwicklung stehen dem Entwickler heute eine Reihe von computergestiitzten Hilfsmitteln zur Verfugung, die unter dem Begriff CAE (Computer Aided Engineering) zusammengefaBt sind. Die Schaltplanerstellung erfolgt auf sogenannten Workstations (sehr leistungsfahige Computer) mit Hilfe grafischer Eingabe-Programme (CAD, Computer Aided Design). Diese Programme konnen heute neben dem eigentUchen Stromlauf auch eine VerkniipfungsHste und eine StiickHste ausgeben sowie eine umfangreiche logische und zeitliche Simulation digitaler und analoger Schaltungen durchfuhren. Einige Programme machen den Benutzer sogar bei der Schaltungseingabe auf etwaige Fehler aufmerksam, wie beispielsweise unbenutzte Pins oder zwei gegeneinander verdrahtete Ausgange. Welche Funktionen heute ein CAE-Arbeitsplatz erfullt, zeigt Bild 13-2. Die umfangreichen Programme zur Durchfuhrung der einzelnen Entwicklungsschritte haben dabei genau definierte Datenschnittstellen. Dies erlaubt den Datenaustausch der Programme untereinander. Besonders wichtig ist dies bei der Entwicklung von Stromlaufen und anschlieBender Erstellung der Leiterplatte (Layout). Das Entflechtungsprogramm zur Erstellung der Leiterplatte benutzt dabei die vom Stromlauf abgeleitete Netzliste, so daB diesem Programm bereits alle Verbindungen bekannt sind. Die Datenkandle zwischen diesen Programmen lassen sich in beiden Richtungen benutzen. Wird nachtraglich etwas in den Stromlaufplan eingefiigt, das auch auf der Leiterplatte hinzuzufiigen ist, so spricht man von Forward Annotation (Vorwartsmeldung). Umgekehrt konnen auch im Layoutsystem Anderungen vorgenommen werden (z. B. Tauschen von Gattern gleicher Funktion), was mit Backward Annotation (Ruckmeldung) wieder im Stromlauf iibernommen werden kann. Ein solcher CAE-Arbeits-
platz bietet in gleicher Weise eine Schnittstelle zu Simulationsprogrammen und erlaubt damit die Erstellung von Stiicklisten. Neben der logischen und zeitlichen Simulation von digitalen Schaltungen fiihrt der CAE-Arbeitsplatz in zunehmendem MaBe auch komplexe Layout-Simulationen durch. Dabei berechnet man das Signalverhahen auf den Leiterbahnen (z. B. Laufzeiten und Reflexionen) sowie das Ubersprechen (engl.: cross talk) benachbarter Leitungen. Auch VerlustleistungsBerechnungen und thermische Betrachtungen der entwickelten Leiterplatte kann der Rechner simuheren. Letzteres erlaubt das friihzeitige Erkennen lokaler Warmenester (engl.: hot spots), die zu vorzeitigen Fehlfunktionen oder Ausfallen fuhren konnen. Bild 13-3 zeigt die thermische Simulation einer Leiterplatte. Der Einsatz von CAE ist typisch fur die Entwicklungsphase 3, wobei die Grenzen durch den immer groBeren Leistungsumfang der Programme verschwimmen. Ubergreifende Datenschnittstellen binden schlieBlich den CAE-Arbeitsplatz in einen Datenverbund fur die Fertigung ein, den sogenannten CIM (Computer Integrated Manufacturing). Das Zusammenspiel und die wichtigsten Datenverbindungen dieser rechnergestutzten Hilfsmittel sind im Bild 13-4 zusammengefaBt. Man bezeichnet sie auch als C-Tools (Computer-Tools). Wie Bild 13-4 zeigt, umfassen die C-Tools nicht nur die Entwicklungsphase, sondern stellen auch die Verbindung zu alien anderen Phasen her. Immer starker wird in Zukunft dabei der Computer-Einsatz bei Test und Qualitatssicherung. Beim CAT (Computer Aided Testing) steuert man mit einem Rechner, dessen Daten direkt aus den Simulationsergebnissen der Ent-
Bild 13-3. Thermische Simulation einer Leiterplatte.
13.1 Entwicklungsphasen
489
CIM Computer Integrated Manufacturing Planung
Qualitatssicherung Entwicklung
CAP Computer Aided Planning RechnergestiJtzte Planung von Zeit, Kosten und Personal wahrend der Entwicklung
CAE Computer Aided Engeneering AuftragsSpezifikatioi Termine
Schaltplan-Entwicklung Netzlistenerstellung logische Simulation zeitliche Simulation thermische Simulation Dokumentation
CAD Computer Aided Design
Prijfen und Testen CAT Computer Aided Testing Erzeugung von Testvektoren In-Circuit-Test Funktionstest Test-Protokolle
MeBergebnisse, Stromlaufe, Priifvorschrift
Stijcklisten, Netzlisten, Stromlaufe
Schaltplanentflechtung (Layout-Erstellung) Leiterplatten-Konstruktion Gehause-Konstruktion Erstellung der Plane Dokumentation
DesignAnderungen
A (
CAQ Computer Aided Quality Assurance Oberwachung der MeBergebnisse Oberwachung der Prijfbarkeit Oberwachung der Fertigbarkeit Oberwachung der Dokumentation
Fertigung Korrekturen
N
Fertigungsdaten,\ Plane ?
CAM Computer Aided Manufacturing CAA Computer Aided Assembly Automatische Fertigung und
V
Bildl3-4.
Rechnergestutzte Hilfsmittel: C-Tools.
wicklung abgeleitet werden. Gleichzeitig erstellt man Statistiken uber Ausfalle (Ursache und Haufigkeit) und wertet sie mit Hilfe eines Rechners aus. Diese QualitatssicherungsmaBnahmen werden als CAQ (Computer Aided Quality Assurance) bezeichnet. Durch immer leistungsfahigere Computer ist man bereits heute in der Lage, ganze Herstellungsprozesse zu simulieren und auf Kollisionsfreiheit der Werkzeuge zu untersuchen. Immer weitere Verbreitung fmden rechnergestiitzte Lernprogramme (CAL, Computer Aided Learning), mit denen sich der Anwender selbst schult. Meist erfolgt dies mit Hilfe von Dialogboxen auf dem Bildschirm, in denen Erklarungen und Fragen eine Einfuhrung in die zu erarbeitende Problematik geben. Da der Anwender hier selbst aktiv mitarbeiten muB, bezeichnet man diese Programme als interaktive Lernprogramme. Das sehr umfangreich gewordene Sachgebiet stellt hohe Anspriiche an den Planer. Die Moglichkeit jedoch, bereits in den Phasen 1 bis 3 ein hohes MaB an Entwicklungssicherheit zu erreichen und damit das Entwicklungsrisiko zu verringern, zahlt sich bereits in einer wesentlich kurzeren Testphase (Phase 4) aus und verringert den Umfang einer Nachentwicklung erheblich. Im Idealfall ist sogar keine Nachentwick-
lung erforderlich. Bild 13-5 zeigt die Risikoverminderung durch eine simulierte Entwicklung mit Hilfe der C-Tools (Bild 13-5 b) und eine Entwicklung ohne diese Hilfsmittel (Bild 13-5 a). Bei letzterer geht das Produkt mit einem hoheren Anteil an Restfehlern auf den Markt. Der Test einer Schaltung in seiner zukiinftigen Umgebung erfolgt in der 4. Entwicklungsphase. Hier werden erstmals die realen Ein- und Ausgangsbedingungen mit der Funktion auf der entwickelten Karte zusammengebracht. Das bis zu diesem Zeitpunkt als ideal angenommene Zeitverhalten hat sich nun auch unter dem EinfluB auBerer StorgroBen wie z. B. der Elektromagnetischen Vetraglichkeit (EMV) oder der Temperatur zu bewahren. Bei erheblichen Mangeln erfolgt eine teure und aufwendige Nachentwicklung, die erneut eine Testphase durchlaufen muB. Um dies zu vermeiden, fuhrt man zunehmend die Entwicklungsphasen von der Schaltplanerstellung bis zur Schaltungserprobung auf dem Rechner durch und simuhert sie. Erst nach erfolgreichem TestabschluB erfolgt die Uberfiihrung in die Serie (Phase 5). Hier muB der Planer die MogHchkeiten der Fertigung seines Produktes priifen. Dabei sind folgende Kriterien zu erfiillen: - giinstige Auswahl der Bauelemente (keine teueren „Exoten"),
490
13 Entwicklung digitaler Schaltungen
a) Fehler ohne Einsatz von C-Tools Phase 1
Phase 2
.
Phase 3
Phase 4
, Phase 5
,
Serie
Zeit
Spezifikationen Entwicklung
Fehlerkurve wahrend einer Produktentwicklung
Verfijgbarkeit erster Entwicklungsmuster
Verfijgbarkeit erster • Serienprodukte
b) Fehler mit Einsatz von C-Tools Phase 1
Phase 2
Phase 3
Phase 4 Phase 5
Serie
Zeit
! - • • Verfijgbarkeit erster Entwicklungsmuster ^-*^ Verfijgbarkeit erster Serienprodukte
Bild 13-5. Risikoverminderung durch Simulation.
- Testbarkeit (evtl. sind in die Schaltung zusatzliche Testpunkte einzufugen) und - moglichst kein Abgleich analoger Baugruppen. Durch eine umsichtige Entwicklung in der Phase 3 und eine genaue Spezifikation kann man die Entwicklungsarbeit bis zur Serienreife auf ein Minimum begrenzen. Bei erfolgreichem AbschiuB erfolgt schheBhch die Serienfertigung (Phase 6). Bild 13-5 zeigt auch den zeitlichen Verlauf der einzelnen Phasen. Dabei hat sich herausgestellt, daB man die Gesamtentwicklungszeit durch sorgfaltige Spezifikation (Phase 2) und Schaltungssimulation in Phase 3 erheblich verringern kann. Der Mehraufwand in Phase 3 zahlt sich aufgrund geringerer Fehler durch eine wesenthch kiirzere Testphase und weniger Aus-
falle in der Praxis aus. Mit einer gezielten Entwicklung, die von Anfang an die fertigungstechnischen Bedingungen des Produkts beachtet, kann sogar die Phase 5 (Serienreife) entfallen. Oft wird allerdings auch von der Planung nicht erkannt, daB sich der Mehraufwand in der Vorentwicklung durch eine Verkiirzung der Gesamtentwicklungszeit bezahlt macht.
13.2 Pulsfahrplan Der Pulsfahrplan ist eine haufig verwendete Methode zur Entwicklung von Schaltungen, deren Zeitverhalten bekannt ist. Mit dem Pulsfahrplan halt man das Zeitverhalten einer Schaltung fest und leitet anschheBend die notwendigen Verkniipfungen ab. Daruber hinaus kann man mit Hilfe des Pulsfahrplans auch sehr
13.2 Pulsfahrplan
-4 r
491
- 1 S-
-1 s-
1 0 0 ms
Takt
^3
j^nj^j^xLTLJi^iJTjnLrLjr^rLjnjnL^^ k
Z\e\:P
3. Puis: a j Q"2Q3Q^ 2. Puis:
Q'^Q2QIQ4
I.Puls:
^^02^2^4
P= ( Q i 0 3 0 3 0 4 ) + ( Q i O 2 O 3 O 4 ) + ( 0 1 0 2 0 3 0 4 )
Bild 13-6.
Pulsfahrplan fur einen Warntongeber.
kleine Zeitintervalle auflosen, um so beispielsweise die Laufzeiten in Leitungen und Bauteilen zu berucksichtigen (Abschn. 13.3). Um aus einem Pulsfahrplan die logische Verknupfung abzuleiten, mu6 das Eingangs- und Ausgangsverhalten der Schaltung bekannt sein. Dabei ist wichtig, da6 der Pulsfahrplan alle moglichen Zustande der Eingangssignale enthalt. Dies zeigt bereits, daB periodische Eingangssignale fiir diese Methode besonders geeignet sind. Das nachfolgende Beispiel soil diese Vorgehensweise verdeutlichen.
somit gegebenen Eingangs- und Ausgangsbedingungen sind im Pulsfahrplan in Bild 13-6 zusammengestellt. Im oberen Teil von Bild 13-6 ist der Takt und die vier Ausgangszustdnde des BCD-Zahlers (Qi, ^ 2 ' 63 ^nd Q4) aufgezeigt. Darunter befindet sich das Pulssignal des Warntongebers (ein Pulstripel, das sich jede Sekunde wiederholt). Um das Ausgangsverhalten einer Schaltung in zeitlichen Bezug zu den Eingangssignalen zu bringen, miissen alle ZeitmaBstabe gleich sein. Betrachtet man den Ausgangszustand des Signals P zur Zeit der Pulse als wahr, so lassen sich folgende drei Konjunktionen fiir das Pulstripel ableiten:
Beispiel
PUISI: PU1S2: Puis 3:
13.2-1: Fiir eine KontroIIeinheit ist ein Warntongeber zu entwickeln. Hierzu erzeugt man mit Hilfe eines Zahlers ein Pulstripel, dessen Einzelimpulse 100 ms lang sind und einen Abstand von ebenfalls 100 ms haben. Das Pulstripel soil sich jede Sekunde wiederholen.
P2 = P, =
P,=Q^W2Q3Q4 Q^Q2Q3Q^ Q,Q2Q3Q4-
Die Uberlagerung (Superposition) aller drei Terme erfolgt durch Disjunktionen (Abschn. 11.3); man erhalt so die Boolesche Gleichung fur das Ausgangssignal P:
^=(e7e;e^e4) + (e;e2e;e;) +
iQiQ2'Q3'Q4)-
L5sung:
Die entsprechende Schaltung zeigt Bild 13-7.
Fur eine solche Aufgabe ist der Pulsfahrplan der ideale Losungsansatz. Da Pulse von einer Lange von 100 ms erzeugt werden sollen, betragt die Taktrate des Zahlers 10 Hz (ergibt eine Periodendauer von 100 ms). In einer Sekunde zahlt er demnach auf zehn, was den Einsatz eines binar codierten Dezimalzahlers, BCD-Zdhlers (s. Abschn. 11.2), ermoglicht. Die
Ein weiteres Einsatzfeld fiir den Impulsfahrplan ist die Uberpriifung zeitkritischer Schaltungen. Darunter versteht man Schaltungen, deren Funktion von der zeithchen Abhangigkeit der Eingangssignale bestimmt wird. Dies kann beispielsweise der Schreibbefehl auf einen Speicher
492
13 Entwicklung digitaler Schaltungen D=
BCD-Zahler Takt (10 ms)
Q^
1
I.Puls
Q2
1
Q3
D = AA, D = 0.
Q4
1
B'C
I l_
$
2. Puis
3. Puis
>1
-TLTLrL Bild 13-7. Schaltung des Warntongebers.
mit A = l und A = 0 folgt
Wahlt man das Eingangssignal A = 0, so wird wegen D =A' A der Ausgang D ebenfalls stets zu null (Absorptionsgesetz, s. Abschn. 11.3.2). Dieses Beispiel zeigt, daB sich die Boolesche Algebra nur fur die Betrachtung von statischen (eingeschwungenen) Zustanden eignet. Bei dynamischen Vorgdngen, die von verschiedenen Laufzeiten abhangig sind, mu6 bei der Erstellung der Booleschen Gleichungen eine Zeitaufteilung erfolgen, wie sie nachfolgend durchgefiihrt wird. Betrachtet man die Laufzeiten durch die Gatter, so zeigt sich, daB das invertierte Signal um die Laufzeit T des Inverters spater mit dem unverzogerten Signal verkniipft wird. Fiir diese sehr kurze Zeit ist die UND-Verkniipfung des Ausgangsgatters wahr und am Ausgang erscheint ein Puis. Wegen seiner Kiirze bezeichnet man ihn oft als Nadelpuls. Wahrend der Laufzeit T gilt fur die Boolesche Verkniipfung der Eingangszustand des UND-Gatters:
sein (die Daten miissen wahrend des kurzen Schreibimpulses stabil am Speicher anliegen). Wichtig ist es auch, Laufzeiten durch Gatter und auf Leitungen (Abschn. 13.3) zu beachten, D=A'A, D = l. um etwaige Storungen oder Fehlfunktionen fruhzeitig zu erkennen (Abschn. 13.4: Glitcha) Schaltung Free-Design). In einigen speziellen Schaltungen dienen die & unterschiedlichen Laufzeiten auch dazu, um 1 0—1 Zustandswechsel von Signalen zu erkennen. ^c Hier erzeugt man bei jeder Signalflanke einen Puis. Ahnlich wie in der analogen Schaltungstechnik handelt es sich hier um digitate DifferenInverter-Laufzeit zierglieder. Zur Verdeutlichung der Funktionsweise dieser Differenziergheder ist der Pulsfahrb) Pulsfahrplan II plan besonders gut geeignet. Den prinzipiellen ji A Aufbau eines einfachen Differenziergliedes zeigt die Schaltung nach Bild 13-8 a, welche die Vorderflanke eines beliebig langen Pulses erkennen B ii laBt. In Bild 13-8 b ist das Zeitverhalten der Schaltung aufgezeichnet. Aus Bild 13-8a ist weiterhin zu erkennen: Der C Puis am Eingang A gelangt ohne Verzogerung jl zum Punkt B des UND-Gatters. Im zweiten D Zweig wird der Puis invertiert, bevor er auf das ., JU UND-Gatter gelangt (Punkt C). WoUte man —H— die Schaltung mit Hilfe der Booleschen Algebra T (Abschn. 11.3) beschreiben, so ergibt sich fiir den Ausgang D (wenn Punkt A den Zustand „1" Bild 13-8. Pulsfahrplan zur Vorderflanken-Differeneinnimmt) folgende Beziehung: zierung.
J .
13.3 Leitungen fiir digitale Signale Verzogerung durch drei Inverter
Verzogerung durch einen Inverter a) Schaltung
a) Schaltung
^
493
Verzogerung durch fiinf Inverter a) Schaltung
&h^
^
L[THTHTHIHi>r"^ b) Pulsfahrplan
b) Pulsfahrplan
b) Pulsfahrplan
i
^M
A
" ^ _ :
B
r,
i
m
m c) Darstellung auf dem Oszilloskop
B
rT_ 1 r 1
ri
C
t
= ^ — ^
c) Darstellung auf dem Oszilloskop
c) Darstellung auf dem Oszilloskop
Bild 13-9. Einflufi der Gafterlaufzeit auf die Pulsbreite.
Die Beschreibung dieser Schaltung mu6, wie erwahnt, wegen der unterschiedlichen Laufzeit in drei Zeitabschnitten erfolgen: fiir die Zeit vor der mafigeblichen Gatterlaufzeit T durch den Inverter (gekennzeichnet durch — T), fiir die Zeit wdhrend der Laufzeit T (gekennzeichnet durch T) und fiir die Zeit danach (gekennzeichnet durch T+). Zusammenfassend kann man die Schaltung folgendermaBen beschreiben: fiir - T : fur T: fur T+:
D=AA,
D = 0,
D=AA, D=AA,
D = l, D = 0.
Der Einsatz des Pulsverfahrens ist fiir diesen Fall wesentlich einfacher und iibersichtlicher. Bild 13-8b veranschaulicht das Ergebnis, das sich sofort aus der Konjunktion der Signale B und C ergibt. Die Gatterlaufzeit des Inverters hat dabei einen maBgeblichen EinfluB auf die Breite des Ausgangspulses. Oft reicht ein Inverter gar nicht aus, um einen Puis am Ausgang zu erzeugen,
so da6 man mehrere Inverter hintereinander schalten muB. Dies liegt daran, daB neben der Gatterlaufzeit vor allem die Anstiegs- und Abfallflanken des Pulses eine Rolle spielen. Sie bewegen sich ebenfalls in der GroBenordnung der Gatterlaufzeit und sind deshalb nicht zu vernachlassigen. Aus diesem Grund muB man von der ideahsierten Darstellung in Bild 13-8 abgehen und die typischen Flankenzeiten der tatsachlichen Pulse beriicksichtigen. Bild 13-9 zeigt den EinfluB von unterschiedlichen Gatterlaufzeiten (hier durch eine Aneinanderreihung mehrerer Inverter reahsiert) auf die Pulsbreite des Nadelimpulses. Die Bilder 13-9c sind mit einer Oszilloskop-Kamera aufgenommen.
13.3 Leitungen fiir digitale Signale Die Schaltgeschwindigkeit digitaler Bauteile hat in den letzten Jahren erheblich zugenommen. Pulsanstiegs- und -abfallzeiten, die friiher nur mit ECL-Technik (ECL = Emitter Coupled
494
13 Entwicklung digitaler Schaltungen
Logic) zu erreichen waren, sind heute bereits mit CMOS-Bauteilen der Familie AC oder ACT (Advanced CMOS oder Advanced CMOS mit TTL-Eingang) zu erzielen (s. Abschn. 12.1.4). Die Flankensteilheit liegt dabei bei etwa 2 ns und die Schaltverzogerung der Bauteile bei ungefahr 3 ns. Die Zunahme der Taktfrequenzen und die Verkiirzung der Schaltzeiten erhoht dabei die Gefahr der Leitungsreflexionen. Diese treten vor allem in folgenden Fallen auf: - die Taktfrequenz liegt nahe der Signallaufzeit der Leitung; - die Signallaufzeit der Leitung ist groBer als die kiirzesten Schaltflanken. Letzteres bedeutet, daB Reflexionen nur dann wirksam werden, wenn sie nicht in die Schaltflanke hineinfallen (Abschn. 13.3.2.2).
liegt in den sehr groBen Frequenzanteilen der Schaltflanke, die unabhangig von der Grundperiode des digitalen Signals sind. Darum gilt: Die Ubertragung digitaler Signale ist von der Steilheit der Schaltflanken abhangig und nicht von der Taktfrequenz. Den Beweis dafur hefert die Fourier-Reihe fiir periodische Signale. AuBer der Grundschwingung (Periode) enthalt diese, beispielsweise fiir ein Rechtecksignal, alle ungeraden harmonischen Schwingungsanteile (Bild 13-10). Die gewichteten Amphtuden der Harmonischen fordern ein unendliches Frequenzspektrum fiir die Rechteckschwingung, wie Gl. (13-1) zeigt:
13.3.1 Bandbegrenzung digitaler Signale Von erheblichem EinfluB bei der Ubertragung digitaler Signale ist die Bandbreite des Signalweges. Darunter versteht man die hochste iibertragbare Frequenz der Leitung, die durch die Leitungskapazitat und -induktivitat begrenzt wird. Digitale Signale werden durch solche bandbegrenzten Leitungen verformt. Der Grund dafur
Der hochfrequente Anteil eines digitalen Signals befindet sich also in dessen Schaltflanke. Kann eine Leitung nur Frequenzen bis zu einer bestimmten Hohe iibertragen, so hat diese einen mafigeblichen EinfluB auf die Flankensteilheit, und es entstehen Uber- und Unterschwinger bei den Ubergangen von 0 auf 1, bzw. von 1 auf 0. In diesem Fall spricht man von einem bandbeLeitungsbandbreite
a) Rechtecksignal auf bandbegrenzter Leitung
Signalfrequenz k =b
k =3
k = 20 'WVS^
b) Spektraldiagramm der bandbegrenzten Leitung
.'
I
11
,
:
Grundfrequenz des digitalen Signals I
i
,
I
Bandbreite der Leitung
-f
+f 20 fn
-20 fn
A: = 5
-k = 20-
Bild 13-10. tiberschwinger durch Bandbegrenzung.
13.3 Leitungen fiir digitale Signale grenzten Signal. Bild 13-10 verdeutlicht diesen EinfluB in Abhangigkeit vom k-Faktor. Dieser gibt das Verhaltnis der Leitungsbandbreite zur Grundschwingung des digitalen Signals an. Unabhangig von der Grundfrequenz sind in Bild 13-10 Leitungen aufgezeigt, welche nur die Grundfrequenz (/c = 1) bzw. einen bestimmten Anteil an harmonischen Frequenzen iibertragen (/c = 3 bis /c = 20). Die Begrenzung der FourierReihe und damit die Bandbegrenzung, ist in dem Spektraldiagramm darunter (Bild 13-1 Ob) durch Vielfache der Grundfrequenz /Q dargestellt. Bild 13-10 zeigt eine weitere Eigenheit von Sprungantworten, die durch die Fourier-Reihe wiedergegeben werden: Selbst bei Hinzunahme weiterer Terme verschwindet der erste Uberschwinger nach dem Sprung nicht. Mit etwa 9% der Sprunghohe (Amplitude) bleibt er bei alien Naherungen fast konstant. Dieses bezeichnet man als Gibbssches Phdnomen. Es riihrt von einer Unstetigkeit der Rechteckkurve bei der Bandbegrenzung her. Die Fourier-Naherung hat an dieser Stelle ihren groBten Fehler mit 9%. Die Bandbegrenzung einer digitalen Leitung ist im wesenthchen auf die Leitungskapazitat und die Eingangskapazitaten der angeschlossenen Gatter zuriickzufiihren. Fiir hohe Frequenzen wird dabei der Signalweg niederohmiger. Damit verdeutlicht sich auch der EinfluB der Anzahl der angeschlossenen Gatter auf die Ubertragungsqualitat des Signals (Abschn. 13.3.2.2). 13.3.2 Reflexionen Neben der Bandbegrenzung digitaler Leitungen sind vor allem Leitungsreflexionen eine haufige Ursache fur Fehlfunktionen. Um Reflexionen bei langeren Leitungen zu vermeiden, muB man die Gesetze der Hochfrequenztechnik fur den Ubertragungsweg anwenden. Fiir lange Leitungen bedeutet dies einen entsprechenden LeitungsabschluB (engl.: termination). Ist eine Obertragungsstrecke verhaltnismaBig kurz, so kann dieser LeitungsabschluB entfallen (Abschn. 13.3.2.2).
495
Sind diese gleichmaBig uber die ganze Leitung verteilt, spricht man von einer homogenen Leitung. Bild 13-11 zeigt das Ersatzschaltbild einer Leitung, in dem die verteilten LeitungsgroBen naherungsweise als TeilgroBen dargestellt sind. Der Leitwert GQ beschreibt den nicht idealen Isolator zwischen den beiden Leitungsadern. In dem vergroBert herausgezeichneten, sehr kleinen Teilstiick mit der Lange dx, sind diese typischen Elemente eingezeichnet. Entsprechend der homogenen Leitung sind alle Teilstucke dx und die sich darin befmdenden Elemente gleich. Da diese Teilstiicke sehr klein sind, spricht man vom Leitungsbelag, der die charakteristischen Verhaltnisse pro Langeneinheit wiedergibt. Der Leitungsbelag wird folgendermaBen gemessen: - Kapazitatsbelag in pF/cm bzw. in pF/inch, - Induktivitatsbelag in pH/cm bzw. in pH/inch, - Widerstandsbelag in Q/cm bzw. in Q/inch. Damit kann man eine Leitung unabhangig von ihrer Lange eindeutig beschreiben. Mit Hilfe der Kirchhoffschen Satze und einer anschheBenden Differenzierung nach dx ergibt sich die Telegrafengleichung bu h^u = R'G'u + (R'C + LG') 57 + b^'' 5^u + LC (13-2)
5?'
Der Wellenwiderstand ZQ einer Leitung ist eine komplexe GroBe: allgemeine Leitung ^_
TinrTi
13.3.2.1 Abgeschlossene Leitung Jede Leitung, unabhangig von ihrer Geometric, besitzt einen induktiven, einen kapazitiven und einen ohmschen Anteil am Leitungswiderstand.
Bild 13-11. Leitungselement einer homogenen Leitung.
496
13 Entwicklung digitaler Schaltungen
Zo=.
Go+j CO Co'
(13-3)
Da bei der Ubertragung digitaler Signale vor allem der EinfluB hoher Frequenzen entscheidend ist (Gl. (13-1)), sind diejenigen Ausdriicke dominant, in denen die Kreisfrequenz co vorkommt. Die GleichstromgroBen RQ und GQ kann man vernachlassigen. Gl. (13-3) vereinfacht sich dann zu
In diesem Fall spricht man von einer verlustlosen Leitung. Eine verlustlose Leitung hat nur frequenzabhangige Anteile (RQ = GQ = 0).
Analog zum Reflexionskoeffizienten ^L ^^ AbschluBwiderstand (Lastwiderstand) laBt sich auch der Reflexionskoeffizient ^Q der einspeisenden Quelle ermitteln:
RQ in Gl. (13-7) ist dabei der Ausgangswiderstand (Quellenwiderstand) der einspeisenden Schaltung. Die Reflexionskoeffizienten werden zu null, wenn die Leitung sowohl am Eingang als auch am Ausgang angepaBt ist. In diesem Fall gilt R^ = Zo
und
KQ
= Zo
(13-8)
Die Reflexionskoeffizienten beschreiben die Spannungsverteilung auf der Leitung. Analog hierzu lassen sich die Brechungsfaktoren b^ und bq fiir die ausgekoppelte Spannung an den Enden bestimmen. Sie ergeben sich ebenfalls mit Hilfe von Gl. (13-5). Fur den Brechungsfaktor Z^L ani Leitungsende gilt
Der ideale tJbergang am Ende einer tjbertragungsleitung laBt keinerlei Storung des Signals zu. In diesem Fall handelt es sich um eine abgeschlossene Leitung und es gilt: R^ = ZQ {RJ^ ist der Abschlufiwiderstand). Ist die Leitung nicht 2R^ (13-9) mit dem Leitungswiderstand abgeschlossen ^= (i^LT^Zo), so wird die Vorwartsspannung U^ dim Leitungsende reflektiert. Dabei bestimmt der Reflexionskoeffizient Q die Hohe der reflek- und fiir den Brechungsfaktor b^ am Leitungstierten Spannung U^. Mit Hilfe des Ohmschen anfang Gesetzes laBt sich der Reflexionskoeffizient fol_ 2 .RQ gendermaBen herleiten: Die Spannung am Ab(13-10) b^schluBwiderstand ist U^ + U^, die gleich dem Produkt (/^ +/r) • JRL sein muB. Da beide Spannungen auf der tJbertragungsleitung anhegen, Die Brechungsfaktoren konnen Werte von 0 gilt weiter: I^ = UJZQ und I^= —UJZQ. Das bis 2 annehmen. Dies bedeutet, daB bei einem Minuszeichen zeigt dabei die zuriicklaufende LeitungskurzschluB keine Spannung ausgekopWelle an, und fur die Spannung am AbschluB- pelt werden kann, und daB bei einem offenen widerstand gilt Leitungsende die Leitungsspannung zum Zeit-
Der Reflexionskoeffizient ^L beschreibt das Verhaltnis der reflektierten zur ankommenden Welle und ergibt sich deshalb mit Hilfe von Gl. (13-5) zu
punkt der Reflexion den doppelten Wert erreicht. Dieser Effekt kann fiir R^^ |> ZQ die Eingangsschaltungen mancher digitaler Bauteile zerstoren (die meisten sind jedoch durch Schutzdioden abgesichert). In Bild 13-12 sind die vier Moglichkeiten eines Leitungsabschlusses am Ausgang nochmals zusammengefaBt. Nur fur i^L = ^0 erhalt man keine riicklaufende Welle. Die rechte Spalte in Bild 13-12 veranschaulicht zum Vergleich das Verhalten mechanischer Wellen eines Seiles. Auch fiir sie gelten die Refle-
13.3 Leitungen fur digitale Signale Bemerkung
Schaltung
offene Leitung
Zo
offenes Leitungsende
mechanische Welle
/v
^L =
loses Ende
/
kurzgeschlossene Leitung
KurzschluB
/?,
\
=0
\ ^
falsch abgeschlossene Leitung
y\ ^L^^O
497
/?L>Zo
testes Ende
-^
>0^3
0J9___JIII^^^^^=*
1,021 — - f p d
0,893 (0,83+0,063)
-0^3__._IIII^^=:=*
0,864 — (1,021-0,157)
0,884 *===^^I^II___0£2 (0,83 + 0,063-0,009) 0,888 — - 5 f p d 321-0,157 + 0,024)
Bild 13-14. Lattice-Diagramm zu Beispiel 13.3-1.
499
aQ^L
500
13 Entwicklung digitaler Schaltungen f
Spannung im Punkt A 1,021
1,0
0,893
0,83
_r
-§0,8
0,884
W
0,864
|-0,6
.:::
Einkoppelfaktor Reflexionsfaktor
"§S: '.^«ii
liii ill:
f:i:l
Brechungsfaktor
'"i^'^l
...::.:i:;,;:::;:.
V/'-i;: :'•:•;.
Bild 13-17. Leitung mit Stichleitung.
'J:£^l_^48i
0,508
0,439
-5/-
§m
0.335
0,62
0,55 1
0,33
5t. ^B^
501
502
13 Entwicklung digitaler Schaltungen
Tabelle 13-2. Leitungen fur digitale Signale und ihr Wellenwiderstand. Leitung frei verdrahtete Leitung iiber einer Masseflache („wire over ground")
Geometric
Wellenwiderstand Z
Leiter
60
f4h^
60
(D
Bemerkungen gilt fiir hp d
Masse
Koaxial-Kabel
Der Wellenwiderstand koaxialer Kabel wird meist von den Herstellern bereits festgelegt.
71'»b Abschirmung Isolation
verdrillte Leitung (Twisted PairLeitung)
Innenleiter
v4
120
Neben den geometrischen Bedingungen hangt Z auch von der Anzahl Schleifen pro cm ab.
f2D
Wechscln sich Masse- und Signalleitungen ab, so existiert cin bestimmter Wellenwiderstand. Dicser ist von der Geometric und dem Material abhangig.
Flachbandkabel
Masse Signalleitung
Streifenleiter (MicrostripLeitung)
87
^ £ , + 1,41
In
5,98/1 V0'8w-h^
Am meisten verwendete Technik. Gilt auch fur Mehrlagcn-Lcitcrplattcn (Multi-Layer).
Epoxidharz FR-4oderG-10
zweiseitig geschirmter Streifenleiter (Strip-Leitung Oder TriplateStreifcnlcitcr)
60
:ln
4b 0,67w7r(0,8+-
Wird nur in besonderen Fallen verwendet, wie beispielsweise in der HF-Tcchnik.
13.3 Leitungen fiir digitale Signale Mit diesen Angaben laBt sich das Lattice-Diagramm nach Bild 13-18 aufzeichnen. In Bild 13-18 b ist das Pulsverhalten an den vier Punkten A, B, C und D dargestellt. (Das Diagramm wurde auf den Punkt A normiert.) Diese Beispiele zeigen, daB bei der Berechnung des Leitungsabschlusses in erster Linie die Kenntnis des Wellenwiderstandes der Leitung notwendig ist. Wie Gl. (13-3) veranschaulicht, ist dieser vor allem von der Leitungsinduktivitdt LQ und 'kapazitdt CQ abhangig. In Tabelle 13-2 ist die Leitungsimpedanz Z fiir die wichtigsten Leitungen zusammengestellt. 13.3.2.2 Offene Leitung Abgeschlossene Leitungen haben den Nachteil, daB nach dem Spannungsteilerprinzip ein deutlich geringerer Pegel am Ende der Leitung zur Verfiigung steht (s. Gl. (13-12)). Dies macht oft den Einsatz spezieller Leitungsempfanger notwendig, die die Spannung wieder in den fur digitale Bauelemente spezifizierten Pegel umsetzen (Abschn. 12.1). In den meisten Fallen kann man von einem LeitungsabschluB absehen. Dies gilt vor allem dann, wenn die Reflexion noch wahrend des Schaltvorgangs der Flanke erfolgt, also fiir elektrisch kurze Leitungen. Fiir diesen Fall gelten die Gleichungen fiir den statischen Zustand nicht. Die maximale Leitungslange ^maj laBt sich somit recht einfach bestimmen zu (13-19) Dabei gibt t^ die Schaltflankenzeit des Bauteiles (entweder die Anstiegszeit t^ oder die Abfallzeit tf) an. Mit t^^ ist die Laufzeit auf der Leitung (engl.: propagation delay) pro Langeneinheit (in cm, FuB oder Zoll) beschrieben. Unbelastete offene Leitung Bei einer unbelasteten Leitung ergibt sich die leitungsspezifische Laufzeit ^p^, auch IntrinsicLaufzeit genannt. Sie hangt ausschlieBlich von der Leitungskapazitat CQ (Intrinsic-Kapazitdt) und -induktivitat LQ (In trinsic-Induktivitdt) ab: ^pd — V ^ 0 ' ^ 0 •
^pd — ^O'
503
(13-21)
^0
Diese Intrinsic-Laufzeit gilt nur fiir eine unbelastete Leitung. Die Intrinsic-Angaben beziehen sich dabei immer auf ein begrenztes Leitungselement, meist auf 1 cm oder 1 Zoll (2,54 cm). Belastete offene Leitung Samtliche digitalen Bauelemente besitzen eine defmierte Eingangskapazitdt Q . Diese Eingangskapazitat andert die Eigenschaften der Signalleitung. Sov^ohl der Wellenwiderstand ZQ als auch die Leitungslaufzeit t^^ sind davon maBgebUch betroffen. Fur den tatsachlichen Wellenwiderstand ZQ gilt
und fiir die tatsachliche Leitungslaufzeit t'^^ ^pd ~ ZJQ ' ^ 0 V
"^ ^ L / ^ 0 '
(13-23)
^pd = ^ p d V ^ "*" ^ L / ^ 0 •
Die beiden Gleichungen zeigen, daB der tatsachliche Wellenwiderstand ZQ mit zunehmender kapazitiver Belastung abnimmt, und die tatsachliche Leitungslaufzeit f^^ zunimmt (CQ ist die Intrinsic-Kapazitat der Leitung und wird in pF/cm angegeben, Q ist die Summe der kapazitiven Last der Gattereingange). Damit verkiirzt sich die maximale Leitungslange l^^^ auf die tatsachliche Leitungslange /^^^: ^max — S/^pd hiK
(13-24)
Setzt man Gl. (13-23) in Gl. (13-24) ein, so erhalt man fiir die maximale Leitungslange eine quadratische Gleichung. Sie ist vom Verhaltnis der Eingangskapazitaten zur Intrinsic-Kapazitat (CL/ZO), von der Schaltflanke {t^) und der Intrinsic-Laufzeit {t^^) abhangig, wie Gl. (13-25) zeigt:
(13-20)
Mit Hilfe von GL (13-4) laBt sich fiir die Intrinsic-Laufzeit /pjj auch schreiben
Da es keine negativen Leitungslangen gibt, ist die einzige Losung der Gl. (13-25)
504
13 Entwicklung digitaler Schaltungen
Tabelle 13-3. Leitungslangen in Abhangigkeit vom Gatter (Werte gelten fur eine Leiterbahnbreite von 0,254 mm). Aufbau der ' Leiterplatte
2seitige Leiterplatte (Abstand der Leiterbahnen 1,5 mm)
\.
4-Lagen-Multilayer (Abstand der Leiterbahnen 0,3 mm)
LogikAC, AS, S \. familien (Schaltflanken: 2 ns) ange-\. in cm koppelteX Gatter \^^
HC, LS, ALS AC, AS, S (Schaltflanken: 5 ns) (Schaltflanken: 2ns) in cm m cm
HC, LS, ALS (Schaltflanken: 5 ns) in cm
1
13,02
37,89
14,60
39,90
2
10,07
33,54
12,47
37,15
3
8,01
29,80
10,73
34,61
4
6,59
26,59
9,33
32,28
5
5,51
23,86
8,18
30,14
6
4,73
21,54
7,25
28,19
7
4,13
19,56
6,48
26,41
8
3,67
17,86
5,84
24,79
9
3,29
16,40
5,32
23,31
Wie wichtig diese Betrachtung der Leitungslange in Abhangigkeit von der angesteuerten Gatterzahl ist, zeigt Tabelle 13-3 am Beispiel der Streifenleitung.
glasfaserverstarktem Epoxidharz. Sie haben beispielsweise die Bezeichnung FR-4 oder G-10 und bei einer Frequenz von 1 MHz eine typische Permittivitdtszahl (Dielektrizitatskonstante) s, von 4,8 bis 5,4 (FR-4) und 5,0 bis 5,4 (G-10). Der Wellenwiderstand einer MicrostripLeitung ergibt sich nach Tabelle 13-2 zu 87
Streifenleiter (Microstrip-Leitung) Die gebrauchhchsten Leitungen bei der Herstellung einer gedruckten Leiterplatte (engl.: PCB, Printed Circuit Board) sind die einfachen Streifenleiter (Microstrip) und die TriplateStreifenleiter (Tabelle 13-2 und Abschn. 1.9.2). Vor allem die Streifenleiter gewinnen durch die Verwendung von Multilayerplatinen (Mehrlagenleiterplatte) mit zusatzlichen Masseebenen immer mehr an Bedeutung (Bild 13-20 und Abschn. 1.9.2). Streifenleiter sind die typische Verbindung auf zweiseitigen und mehrlagigen Leiterplatten. Am gebrauchhchsten sind heute Materialien aus
Zo-
:ln
5,98 • h . (13-27) 0,8-w + rf
Bild 13-19 zeigt einen Querschnitt durch einen Streifenleiter.
I r'"'^K
•
glasfaserverstarktes Epoxidharz
Leiterbahn (Kupfer)
Masseflache (Kupfer)
f
Bild 13-19. Aufbau eines Streifenleiters, zweilagig.
13.3 Leitungen fiir digitale Signale
505
Die IntrinsiC'Laufzeit t^^ ist beim Streifenleiter ausschlieBlich von der Permittivitatszahl s^ abhangig. Die geometrischen Ausdehnungen haben dabei keine Bedeutung. Es gilt
ler Schaltkreise hat die Bedeutung der Leitungslangen auf gedruckten Schaltungen zugenommen. So haben die heute iibhchen Gatterschaltungen (z.B. H C M O S , Abschn. 12.1.4) Anstiegsflanken von 6 ns, neuere Gatterschaltungen, wie beispielsweise die Advanced-Hightpd = 0,0332 V'0,475e, + 0,67 . (13-28) Speed-CMOS-Familien (Abschn. 12.1.4) sogar Fiir die weitverbreiteten glasfaserverstarkten nur noch 2 ns. Die Eingangskapazitat der GatEpoxidharzleiterplatten der Bezeichnung „FR-4" ter betragt 5 p F (HC) und 4,5 p F (AC). In {Sj. = 5) erhalt man so eine Intrinsic-Laufzeit t^^ Abhangigkeit von der Schaltflanke und der Anzahl der angesteuerten Gatter laBt sich mit Gl. von (13-26) die maximale Leitungslange l^^^ bestimmen. Fur n = 1 bis 10 sind diese in Tabelle 13-3 (13-29) t d-FR-4 = 0,0583 ns/cm . zusammengefafit. Mehrebenen-Leiterplatten (Multilayer) Da die Intrinsic-Laufzeit t^^ nicht von den geometrischen Abmessungen eines Streifenleiters abhangt, bleibt sie auch bei Mehrebenen-Leiterplatten konstant. Dagegen ist der Wellenwiderstand ZQ der einzelnen Leitungen nach Gl. (13-27) vom Abstand der Leitung zur Masseebene abhangig. Bild 13-20 zeigt einen Querschnitt durch eine Vierlagen-MehrebenenLeiterpiatte mit typischen Werten fur die geometrischen Abmessungen.
L,,—1/1/ — ^
t
Leiterbahn
I
l/iKupfer)
0,017 0,3 0,017 0,9 0,017 0,3 0,017
IP
I
typische Werte in mm
l-i.
glasfaserverstarktes Epoxidharz
W2
ca. 1,5
^ Masseflache (Kupfer)
Bild 13-20. Aufbau eines 4-Lagen-Multilayers. Bei diesem Multilayer mit vier Ebenen werden die mittleren beiden Lagen als Spannungsversorgungsebenen ausgefiihrt. Lage 2 wird dabei als Masselage und Lage 3 als 5 V-Lage defmiert. Man erhalt dadurch eine ganzflachige Kapazitat, die wegen fehlender Induktivitatsanteile sehr gute Hochfrequenzeigenschaften besitzt. Die auBeren beiden Lagen sind die Signallagen. Fiir diese Leitungen gelten in Abhangigkeit vom Abstand zur Masseebene die Gin. (13-13) bis (13-29). Mit der Entwicklung immer schnellerer digita-
Die Notwendigkeit zur Berechnung der Leitungslangen sowie die Problematik der Leitungsbelastung bei komplexen Schaltungen zeigt das folgende Beispiel. Beispiel 13.3-3: Eine Rechnerkarte mit Speicher soil entwikkelt werden. Der Daten- und AdreBbus fiihrt zu insgesamt 6 Speicherbauteilen und zu einem Bustransceiver, der die Peripherie steuert. Um zwischen den AnschluBpunkten der Bauelemente hindurchfahren zu konnen, wahlt man eine Leiterbreite von 0,5 mm (Dicke ^ = 17|im). Die Speicherbauteile haben eine Eingangskapazitat von C^=4 pF, der Bustransceiver von CL = 5 pE Bei einer Taktfrequenz von / = 12 MHz treten Schaltflanken von 3 ns auf. Die Karte ist als Multilayer (FR-4) mit vier Lagen ausgefuhrt, wobei die Signallagen zu den Spannungslagen einen Abstand von h = 0,3 mm haben. Die maximale Buslange ist zu bestimmen und das je Auskopplung notwendige Teilstiick. Losung: Nach Gl. (13-27) erhalt man fiir den Wellenwiderstand der Leitung ZQ = 50,14 Q. Mit Hilfe der Gin. (13-29) und (13-21) fiir die konstante Intrinsic-Laufzeit erhalt man die Intrinsic-Kapazitat Co: Co = tJZ^
= 1,1 pF/cm .
Die kapazitive Last C^ der Leitungen ergibt sich aus der Summe der Eingangskapazitaten zu C L = 6 - 4 p F + 5pF = 29pF. Damit sind alle notwendigen GroBen zur Langenbestimmung bekannt, und Gl. (13-26) ergibt schlieBlich C , = 15,73 cm. Da an diesen Bus insgesamt sieben Bauteile angeschlossen werden, steht zwischen den Anschliissen eine durchschnitthche Verbindungslange dx von dx = 15,73/7 = 2,25 cm fiir die Bauteile zur Verfii-
506
13 Entwicklung digitaler Schaltungen
gung. Fur heute iibliche Speicher im DIL28-Gehause (Abschn. 12.2) reicht dieser Platz gerade noch aus (Gehausebreite: 1,5 cm).
13.4 Storfreier Entwurf digitaler Schaltungen (Glitch-Free-Design)
Dieses Beispiel und die Tabelle 13-3 zeigen, daB die maximale offene Leitungsldnge vor allem von der Schaltflanke t^ in Verbindung mit der kapazitiven Last CL abhangt. Soli auch bei groBeren Schaltungen von einem LeitungsabschluB abgesehen werden, oder werden sehr viele Bauteile von einer Leitung aus angesteuert, so kann mit Hilfe eines Ldngswiderstandes RQ die Schaltflanke abgeflacht werden. Die Leitungskapazitat CQ+L (Intrinsic-Kapazitat plus alle Eingangskapazitaten) und der Langswiderstand RQ (Quellenwiderstand) bilden dabei ein Zeitglied:
Nach der ausfiihrlichen Erlauterung der Schaltungssynthese (Entwicklung und Aufl^au einer Schaltung) und deren Optimierung in den vorigen Abschnitten soUen in diesem Abschnitt die moglichen Storungen behandelt werden, die durch eine Schaltungsminimierung auftreten konnen. Die Minimierung einer Schaltung bedeutet stets die Reahsierung der Funktion mit geringstem Aufwand. Dabei laBt man die dynamischen Schaltvorgange und die Gatterlaufzeiten zunachst auBer acht. Um die Funktion unter realen Bedingungen zu gewahrleisten, muB man die Schaltung nicht nur auf ihre logische Verkniipfung hin, sondern auch auf ihr zeitliches Verhalten hin optimieren. Zur Vermeidung von Fehlfunktionen ist deshalb besonders auf den Ausgleich von Gatterlaufzeiten zu achten. Deshalb fugt der Planer oft nach der Minimierung wieder zusatzliche Bauteile (redundante Bauteile) ein. Redundante Bauteile haben keinen EinfluB auf die Booleschen Gleichungen, sind also logisch neutral. Sie beeinflussen jedoch durch zusatzhche Gatterlaufzeiten das Zeitverhalten der Schaltung. Eine zeithche Anpassung durch redundante Bauteile wird dann notwendig, wenn Laufzeitunterschiede sogenannte ,,Glitches" entstehen lassen. Unter GHtches versteht man sehr kurze Storpulse, die sowohl positiv (wahrend einer logischen „NuH") als auch negativ (wahrend einer logischen „1") entstehen konnen. Obwohl sie nur wenige Nanosekunden lang sind, konnen sie die nachfolgenden Gatter zum Umschalten veranlassen. Da diese GUtches ungewollte Signale sind, sorgen sie immer fiir eine Storung im digitalen Signalablauf. Sie bestehen im wesenthchen aus einer ansteigenden und einer abfallenden Flanke (die Pulsbreite ist vernachlassigbar klein), wodurch sie mit normalen MeBmethoden oft gar nicht zu erkennen sind. Nur sehr schnelle Oszilloskope sind in der Lage, diese kurzen Ereignisse sichtbar zu machen. Besonders in flankengetriggerten Systemen konnen GUtches zu Fehlfunktionen fuhren. Damit wird deutlich, daB GUtches in zustandsgesteuerten Netzwerken, die auf Pegel reagieren, kaum Schaden anrichten. Uberall dort, wo Zustande
Tj=
Rn • C,gesamt *
(13-30)
RQ ist dabei identisch mit dem Einkoppelwiderstand RQ bei Leitungsanpassung in Gl. (13-7). Daher gelten auch die entsprechenden Gleichungen fiir den Einkoppelfaktor QQ und das Spannungsverhalten auf der Leitung. Um die Einkoppelverluste moglichst klein zu halten, soUte RQ deutlich kleiner als der Wellenwiderstand der Leitung gewahlt werden. Damit sind die Moglichkeiten einer „Leitungsverlangerung" eingeschrankt. Bild 13-21 zeigt den AdreBbus eines Mikroprozessor-Systems, bei dem iiber Widerstande eingekoppelt wird. Mikroprozessor
AdreBbus
t^= Pulsanstiegszeit Putsabflachung
Bild 13-2L
Leitungseinkopplung uber Widerstande.
13.4 Storfreier Entwurf digitaler Schaltungen (Glitch-Free-Design)
mit einer Flanke (egal ob positiv oder negativ) ubernommen werden, konnen sie die prinzipielle Funktion der Schaltung blockieren. Entstehung der Glitches Glitches entstehen durch Laufzeitunterschiede in den einzelnen Schaltungsteilen. Sind die Verknupfungswege der einzelnen Eingangsvariablen beispielsweise unterschiedlich lang, so kann bis zur Giiltigkeit des Ergebnisses der Ausgang fur kurze Zeit einen anderen Zustand einnehmen und erzeugt so einen GUtch. Laufzeitunterschiede konnen vor allem durch unterschiedHch komplexe Signalzweige entstehen. Bereits bei der Entwicklung von Schaltungen muB man darauf achten, daB die Signallaufzeit in alien Zweigen annahemd gleich ist. Bild 13-22 zeigt zwei Schaltungsvarianten, die beide derselben Booleschen Verknupfung geniigen. In Bild 13-22 a treten jedoch erhebliche Laufzeitunterschiede zwischen den Signalen auf, wie die Tabelle fiir die Punkt-zu-Punkt-Laufzeit zeigt. Durch partielle Verknupfung werden diese in
Teilbild b vollkommen ausgeglichen, so daB alle Eingangssignale dieselben Laufzeiten bis zum Ausgang erhalten. Das Beispiel in Bild 13-22 zeigt den Ausgleich von Laufzeitunterschieden ohne redundante Bauteile. Auch die Verwendung von verschiedenen Logikfamilien (z. B. Schottky und LSTTL, Abschn. 12.1) innerhalb einer Schaltung kann wegen ihrer unterschiedlichen technischen Eigenschaften (z. B. Schaltgeschwindigkeit oder Logikpegel) GHtches verursachen. Beispiel 13.4-1: Die Variablen A, B, C und D treten am Ausgang eines Registers stets zum gleichen Zeitpunkt auf (sie sind durch das Register synchronisiert). Die Variable D soil dabei das Verkniipfungsergebnis von A, B und C an ein Flip-Flop (FF) freigeben oder sperren. Das FF hat dabei die Aufgabe, ein eintretendes Ereignis zu speichern (0-1 Ubergang). Die Boolea) Verknupfung mit unterschiedlichen Laufzeiten: Verknupfung: NOR
a) Sequentielle Verknupfung der Eingangsvariablen A bis D
&
k-E-ABCD
Aii I I I I
SI I ^ I
NOR
J I
D A
AND
L !
C
rf
I
I I
I I I
Y=HB+C)+A)-D\
JT
>i
I JI
>}\i
B
I I I
507
I ' I
I ' I Gatterlaufzeit von Punkt nach Punkt
Gatterlaufzeit von Punkt A
B
C
D
T
2r
3r
3r
nach Punkt
A
B
C
D
2T
3r
3r
1 r
/
E T = Gatterlaufzeit
b) Verknupfung mit Ausgleich der Laufzeiten: redundante Bauteile
\
b) Parallele Verknupfung der Eingangsvariablen A bis D
A •
^\
B -
I
I
I
I
I
\
& A •
-E =
ABC-D
C •
B •
I r
\
\
I !
I M
I T
\Y={{B+C)+A)'D\
F^li—M
"i >i
C •
D -
I
H i M-
D •
I I
I = Gatterlaufzeit
\
Gatterlaufzeit von Punkt Gatterlaufzeit von Punkt
nach Punkt
A
B
C
D
2r
2T
2T
2r
nach Punkt
A
B
C
D
2T
3T
3r
ZT
Y
E
Bild 13-22. Vermeidung von Laufzeitunterschieden.
Bild 13-23. Storunterdriickung durch redundante Bauelemente.
508
13 Entwicklung digitaler Schaltungen
sche Gleichung (Abschn. 11.3) fiir das nachfolgende Flip-Flop lautet Y=(A + B) + C)D. Der Ausgangszustand ist A = 1, B = 0, C = 0, D = 0. Der Ausgang Y ist damit 0, da durch D gesperrt. Bei der nachsten Ausgabe der Variablen sollen die NORVerkniipfungen freigegeben werden (D = 1) und gleichzeitig soil die Variable A null werden. Die logische Verkniipfung im NOR-Zweig ergibt eine Null, so daB das UND-Gatter gesperrt wird. Doch bis sich diese Verkniipfung durch die Gatter fortpflanzt, liegt noch die vorhergehende „1" an. Es entsteht somit fiir die Dauer der Verkniipfungszeit ein Glitch. Die logische Verknupfung erfolgt mit der in Bild 13-23 aufgezeigten Schaltung. Die Verkniipfung der Eingangsvariablen A, B und C nimmt einige Nanosekunden in Anspruch, so daB fiir diese kurze Zeit der vorherige Verkniipfungswert durch die Eingangsvariable D freigegeben wird. Mit dem Pulsfahrplan nach Abschn. 13.2 laBt sich der Zusammenhang auf einfache Weise graphisch darstellen. Bild 13-24 zeigt dieses Zeitverhalten sowie
A B synchronisierte Eingangssignale
C D
ATB
\rr
1. NOR-Verknijpfung 2. NOR-Verkniipfung
(A + B) + C
TfT
H 2r
Glitch am Ausgang / T = Laufzeit der NOR-Gatter
den mit einer Oszilloskop-Kamera aufgenommenen GHtch. Das obere Signal entspricht dabei dem Freigabesignal D. Auf dem Foto in Bild 13-24 ist deutlich zu erkennen, daB der Ghtch erst dann entsteht, wenn das Freigabesignal D den logischen Zustand 1 erreicht hat. Von da an dauert es etwa 12,5 ns, bis die Verkniipfung von A, B und C wieder die Null bewirkt. Die Ursache des GHtches liegt im Laufzeitunterschied zwischen der Verknupfung und dem Freigabesignal D. Dieser laBt sich durch das Angleichen der Laufzeiten vermeiden, wie in Bild 13-23b zu sehen ist. Dabei fiigt man in die Freigabeleitung D zwei Inverter als redundante Bauelemente ein. Fiir den logischen Zustand des Signals verhalten sie sich neutral, zeitlich werden jedoch zwei Gatterlaufzeiten hinzuaddiert. Damit entspricht die Signallaufzeit fur D in etwa der Verkniipfungszeit der NOR-Gatter. Nicht nur der eigene Entwurf einer Schaltung enthalt Quellen, aus denen Glitches entstehen konnen; auch kaufliche Bauelemente konnen unterschiedliches Laufzeitverhalten aufweisen. Am deutlichsten wird dies bei grofien Speicherbauteilen. Dort zeigen sich zum Teil erhebliche Unterschiede in der Zugriffszeit auf die verschiedenen Speicherzellen und deren Inhalt. Dies liegt vor allem in der sehr komplexen Dekodierung einer Speicheradresse, die auf dem Chip in einen Spalten- und Reihenvektor umgesetzt wird (Abschn. 12.3). Das nachfolgende Beispiel verdeutlicht die entstehenden Laufzeitunterschiede. Beispiel 13.4-2: Am Beispiel einer Schaltung, die einen Speicher mit einer Taktfrequenz von 1 MHz ausliest, sollen die Laufzeitunterschiede innerhalb von Bauelementen aufgezeigt werden. Man betrachtet dabei nur eine Datenleitung der Schaltung (s. Bild 13-25), die ein
Takt
Bild 13-24. Entstehung eines Glitches.
hochintegriertes Bauteil
Bild 13-25. Pulsmustererzeugung mit Speicher.
13.5 Phase Locked Loop
Kanal 1 : Speicherausgang Dg (deutliche Glitches wahrend 0) Kanal 2 : Ringzahlertakt, 1 MHz
509
Kanal 1 : Speicherausgang DQ (unsynchronisiert) Kanal 2 : synchronisierter Speicherausgang (Synchronisation auf positiver Flanke des Ringzahlertaktes)
Bild 13-26. Glitches am Speicherausgang. Pulsmuster zur Verfiigung stellen soil. Der Ringzahler sorgt dafur, daB sich dieses Pulsmuster standig wiederholt. Mochte man nun eine „0" fur die Dauer von 20 Taktzyklen auslesen, so muB der Ringzahler 20 Speicherzellen nacheinander ansprechen, die eine Null enthalten. Durch die Zeilen-/Spaltendekodierung innerhalb des Speichers entstehen unterschiedliche Laufzeiten zu den adressierten Speicherzellen. Erst im eingeschwungenen Zustand (alle Dekoderlaufzeiten sind verstrichen) liegt am Ausgang der Inhalt der angewahlten Speicherzelle. Wahrend des Dekodiervorgangs kann der Ausgang einen behebigen Zustand annehmen. Der Pull-up-Widerstand am Ausgang sorgt fiir diese Zeit, daB eine „1" anhegt. Das linke Foto in Bild 13-26 zeigt den Ringzahlertakt (unten) und die am Speicherausgang entstandenen Glitches (oben) durch die Dekodierungszeiten, wahrend die Nullen ausgelesen werden. Durch eine weitere Synchronisation kann man diese Glitches ausblenden. Das rechte Foto zeigt das Eingangssignal vor und darunter nach der Synchronisation. Synchronisiert wurde auf die ansteigende Flanke des Ringzahlertaktes (rechtes Foto), die genau zwischen zwei Glitches liegt. Das ursprunghche Signal verschiebt sich dadurch um die halbe Taktperiode. Eine oft unterschatzte Gefahrenquelle fiir Ghtches sind asynchrone Zahlerbauteile (z. B. 74HC393). Jeder Zahlerausgang ist vom Zustand der vorherigen Zahlerausgange abhangig und kann erst nach deren stabilen Zustand durch eine weitere Verknupfung gebildet werden. Bei asynchronen Zahlern ist es deshalb wichtig, immer den eingeschwungenen Zustand abzuwarten. Die dafiir notwendigen Zeiten sind aus den Datenbiichern zu entnehmen.
13.5 Phase Locked Loop 13.5.1 Grundlagen Der Phase Locked Loop (PLL) ist ein Regelkreis, der Phasenunterschiede und Frequenzunterschiede zweier Signale erfassen und ausgleichen kann. Er wird deshalb Phasenregelkreis oder Nachlauffilter genannt. Die mathematische Behandlung des PLL ist auBerst schwierig; deshalb wird nur die grundlegende Funktionsweise von PLL-Schaltungen, hauptsachlich des digitalen PLL, beschrieben. Bild 13-27 zeigt das Blockschaltbild des PLL. Wichtigster Bestandteil des P L L ist der Phasenvergleicher (engl.: Phase Detector), kurz PDGlied genannt. Ihm folgt ein Tiefpafifilter TP Vorwartspfa d
^Ref
PD
vco
TP ^TP
^PD
^N
Phasenvergleicher
TiefpaBFilter
Rij
spannungsgesteuerter Oszillator
c k w a r t s p f ad
N Teiler
Bild 13-27. Grundschaltung eines PLL.
^vco
510
13 Entwicklung digitaler Schaltungen
mit einer bestimmten DurchlaBkennlinie H((o). An dessen Ausgang steht eine Steuerspannung Ujp, die den spannungsgesteuerten Oszillator VCO (Voltage Controlled Oscillator) in seiner Frequenz beeinfluBt. PD-Glied, TiefpaB und der VCO bilden den Vorwartspfad. Im Riickwartspfad liegt ein fester oder programmierbarer Teller, der die Ausgangsfrequenz des VCO durch den Wert N teilt. Diese wesentlich geringere Frequenz wird wiederum dem Phasenvergleicher PD zugefuhrt. Der PLL ist damit in der Lage, in Abhangigkeit von N die Ausgangsfrequenz des VCO auf das AT-fache der Referenzfrequenz einzustellen. Die Parameter dieser vier Funktionsblocke werden durch den Buchstaben K gekennzeichnet, so daB sich fiir einen PLL vier Ubertragungsparameter ergeben: Kp Ubertragungsparameter gleichers, Kf Ubertragungsparameter K^ Ubertragungsparameter K^ Ubertragungsparameter
des Phasenverdes TiefpaBfilters, des VCO, des Tellers.
Aufgrund der Beschaffenheit des Phasenvergleichers unterscheidet man vier PD-Typen. Bei einem PLL vom PD-Typ 1 spricht man von einem linearen PLL, da samtliche Bauteile analoge Bauteile sind, die im linearen Bereich betrieben werden. Seine Eingangsspannungen sind sinusformig. Die PLL mit den PD-Typen 2 bis 4 sind digitale PLL (Abschn. 13.5.2). Die Eingangsinformation des Phasenvergleichers sind digitale, also rechteckformige Signale. Die Beschreibung der einzelnen Funktionsblocke erfolgt am Beispiel des linearen PLL. Der Phasenvergleicher erhalt dabei das Referenzsignal t/Rgf als Cosinus-Schwingung nach Gl. (13-31): t / R e f W = ^Ref •C0S(0;R,f ^ + (PR,f). (13-31)
U^{t) ist direkt abhangig von dem Ausgangssignal U^(t) des spannungsgesteuerten Oszillators; deshalb gilt U^{t)=U^'C0s{a)^t + 2KKfUjp-\-(p^). (13-33) 0)^ t ist dabei die Mittenfrequenz des VCO und 2KKf Ujp die durch die TiefpaBspannung Ujp erzwungene Frequenzabweichung von der Mittenfrequenz. Bei negativer Spannung Ujp verringert sich die Ausgangsfrequenz des Oszillators; ist Ujp positiv, so erhoht sie sich. Die Phasenlage des VCO-Ausgangssignals wird mit (p^ bezeichnet. Den Zusammenhang zwischen Ein- und Ausgangssignal des Tellers beschreibt Gl. (13-34): U^{t) =
K^'UUt).
(13-34)
Mit Gl. (13-33) und Gl. (13-34) erhalt man schlieBlich die Beziehung fur das zweite Eingangssignal U^ des PD-Gliedes: U^{t)=U^'K^
(13-35) 1 'Cos--{co^t-^2KK^Ujp-\-(p^).
Die Eingangssignale des PD-Gliedes fur einen PLL des Typs 1 (linearer PLL) sind damit bekannt. Der Phasenvergleich im PD-Glied erfolgt durch einfache MultipHkation der beiden Cosinus-Schwingungen. Unabhangig von den Phasenverschiebungen sei mit Hilfe der trigonometrischen Produktformel in Gl. (13-36) die Zuriickfiihrung der MultipHkation auf eine einfache Addition bzw. Subtraktion gezeigt. Es gilt cos (x) cos (y) = ^ (cos {x—y)-\- cos (x + y)). (13-36)
Die Referenzfrequenz (Op^^f (auch Grundschwingung genannt) besitzt die Phasenverschiebung Aus Gl. (13-36) laBt sich leicht erkennen, daB fur (^Rgf. Das zweite Signal am Eingang des Pha- zwei gleiche Frequenzen cos(x) und cos{y) die senvergleichers ist das VCO-Signal U^, das Differenz null wird und die Summe den doppeldurch den Teller gewichtet (bewertet) ist. AUge- ten Wert ergibt. Dies bedeutet eine Frequenzmein gilt fur das Signal U^{t) im Riickwarts- verdopplung nach der MultipHkation. Der TiefpaB TP mit dem Ubertragungsparameter K^ pfad hat somit die Aufgabe, diesen doppelt so hohen Frequenzanteil herauszufiltern, um ein Ein^N (0 = ^N • cos (CON f + 3 cm zu erhalten. Bestimmen Sie die Anzahl der Bauelemente („Aste") des Taktbaumes und zeichnen Sie die Schaltung. h) Welche Gefahr besteht bei einem Takt-Baum? i) Priifen Sie Punkt h) fiir obigen Takt-Baum nach und erganzen Sie ihn gegebenenfalls durch redundante Bauelemente. U13-10: Ghtches sind Storpulse in Schaltungen. a) Wodurch entstehen sie? b) Durch welche zwei Moghchkeiten kann man sie beseitigen? U13-11: Die AdreBdekodierung zur Speicherauswahl in einem Mikroprozessor-System verwendet die AdreBleitungen A 20 bis A 23. Ein 4-zu-16-Dekoder mit einer Dekodierzeit von maximal 22 ns erzeugt in Abhangigkeit von A 20 bis A 23 das Chip-SelectSignal fur die entsprechende Speicherbank. Seinen Ausgang schaltet man durch das Signal OE (engl.: output enable) aktiv. a) Welche zeitliche Anforderung besteht an das Signal OE? b) Welche Gefahr besteht, wenn OE zu friih aktiviert wird? c) Welche Moghchkeiten der Abhilfe hatte man im Fall b)? d) Konnte dem Problem in b) begegnet werden, indem die Adressen synchronisiert werden und somit zum selben Zeitpunkt am Dekoder anstehen?
521
rende Anzahl von Begriffen und Abkiirzungen, die zum Teil von Hersteller zu Hersteller verschieden sind. In Abschnitt 14.1 sind die geSteigende Anforderungen an Baugruppen und brauchlichsten Abkiirzungen erlautert. die Losung komplexer Probleme durch Schal- Grundsatzlich lassen sich die ASIC-Bauteile in tungen machen immer mehr den Einsatz indivi- zwei Gruppen einordnen: Halbkunden-Bauteile dueller Digital- und Analogbauteile notwendig. (Semi-Custom) und Kunden-Bauteile (Custom, Auch der Trend zur Verkleinerung bestehender oft auch als Vollkundenschaltkreise, Full-CusSchaltungen spielt dabei eine entscheidende tom, bezeichnet). Als Halbkunden-ASIC beRolle. Moglich wird dies durch Bauteilfamilien, zeichnet man Bauteile mit einer vorgefertigten die unter dem Begriff kundenspezifische Bauteile Struktur. Sie werden dem Kundenwunsch entOder ASIC (Application Specific Integrated Cir- sprechend nachtraglich verdrahtet. Dies kann cuit) zusammengefaBt sind. Grundsatzlich neu durch ein programmierbares Verkniipfungsfeld ist der Begriff des kundenspezifischen Bauteils geschehen oder durch das nachtragliche Aufnicht. Bereits Mitte der sechziger Jahre waren bringen einer oder mehrerer Metallisierungssie bekannt, batten jedoch erst Anfang der acht- ebenen. Aus diesem Grund heiBen sie auch ziger Jahre den notwendigen Durchbruch er- Halbkunden-Bauteile, da ledighch die Metalhzielt. Durch ASIC werden Teilfunktionen einer sierungsebenen dem Kundenwunsch entspreSchaltung oder sogar ganze Schaltungen auf chend zu fertigen sind. Kunden-ASIC baut man einem Silicium-Pldttchen, dem Chip, zusam- nicht auf vorhandenen Fertigungsmasken auf, mengefaBt. Je nach Komplexitat kann das Ge- sondern entwirft und fertigt sie volHg nach dem hause mit mehr als 300 Anschliissen (Pins) ver- Wunsch des Anwenders. Bild 14-1 gibt eine sehen sein. Ubersicht iiber die gebrauchhchsten ASICMit der raschen Verbreitung der kundenspezifi- Bauteile, eingeteilt in Kunden- und Halbkunschen Schaltkreise entstand auch eine verwir- den-ASIC.
14 ASIC
Komplexitat ASI C
KundenASIC
HalbkundenASIC
X
programmierbare logische Bauteile (PLD)
analog
digital
digital
PAL GAL
E3
EPLD
StandardZellenArray
Gate-Array
EEPLD
LCA
FPGA
Kanal- j 1 kanallose GateGateArrays 1 Arrays
analoge GateArrays
digital
analog
Standard-Zellen-ASIC ElektronenstrahlDirektSchreibverfahren
X X T gemischte GateArrays
Bipolar CMOS GaAs
Bild 14-1.
Bipolar CMOS ECL
Ubersicht iiber ASIC.
gemischte StandardZellen
Bipolar CMOS ECL
VollkundenASIC
digital j
I analog
alle kauflichen integrierten Schaltkreise
MixedMode
Bipolar CMOS ECL
522
14 ASIC
grammierbaren Bauteile (PLD, Programmable Logic Device) selbst bei Einzelstuckzahlen sehr giinstig. In Bild 14-1 rechts stehen die Vollkundenschaltkreise, deren Entwicklungskosten oft 100000 DM iiberschreiten und somit auch groBe Stiickzahlen voraussetzen. Bild 14-2 zeigt Komplexitat, Aufwand und Kosten fiir die verschiedenen ASIC-Famihen. Nur bei einigen wenigen Entwicklungsvorhaben ist es denkbar, daB der hohe Entwicklungsaufwand, beispielsweise eines Gate-Arrays, auch bei kleinen Stiickzahlen gerechtfertigt ist. Ein Beispiel dafiir ist die Flugfunktechnik, bei der Platz, Gewicht und Zuverlassigkeit eine besonders groBe Rolle spielen.
Fiir die Verwirklichung einer Schaltung in einem kundenspezifischen Schaltkreis sprechen vide Griinde: - geringerer Platzbedarf, - kiirzere Schaltzeiten und damit schnellere Verarbeitung der Signale, - geringerer Leistungsbedarf bei gleicher Geschwindigkeit, - verbesserte Storsicherheit wegen fehlender Leitungsverbindungen, - kostengiinstige Produktion, da nur noch wenige Bauteile auf der Leiterplatte zu bestiikken sind, - kostengiinstige Lagerhaltung, da die Vielfalt der Bauelemente zuriickgeht. Diesen offensichtlichen Vorteilen stehen - ein hoher Entwicklungsaufwand, - damit hohe Entwicklungskosten und - eine spezielle Entwicklungsumgebung einschlieBlich umfangreicher Simulationen entgegen, die schlieBlich nur durch entsprechende Stiickzahlen zu akzeptablen Preisen fiihren. Die Entwicklungsumgebung und Simulation konnen bei sehr komplexen Bauteilen in den meisten Fallen nur noch speziell ausgebildete Applikations-Ingenieure in besonderen ASIC-Design-Center vornehmen, in denen groBe Computer zur Simulation zur Verfiigung stehen. Der Einstieg in die kundenspezifischen Schaltkreise ist durch die kleineren pro1 PAL EPLD 1
14.1 Ubersicht 14.1.1 Digitale ASIC-FamiUen Die Vielfalt der ASIC-Famihen in Bild 14-1 ist das Ergebnis unterschiedhchster Anwendungen. Welche schheBhch zum Einsatz kommt, hangt nicht zuletzt von der Komplexitat, den Kosten und natiirhch auch vom Entwicklungsaufwand ab. Im nachfolgenden sei eine Darstellung der wichtigsten ASIC-Bauteile gegeben. Dariiber hinaus sind im Abschnitt 14.1.2 die gemischten analog-digitalen Gate-Arrays beschrieben.
1
1
1 1
11
Gate-Arrays ASICTechnologie
1
1
1 1 1 1 1
1 Standard-ZellenSchaltkreise
1
1 VollkundenSchaltkreise
Komplexitat
1 1 1 I 2000
Entwicklungskosten Stiickzahlen Entwicklungszeit
1 I
1
k.
I Gatter pro Chip
20000
200 OC)0
1000
50000
150000
DM
1000
10000
lOOOC)0
Stuck pro Jahr
1
6
12
1
1.
.1,,.
Bild 14-2. Aufwand bei der ASIC-Entwicklung.
^
Monate
- _,-
14.1 Ubersicht PAL PAL steht fiir Programmable Array Logic und wird auch oft mit PLA abgekiirzt. In seinem Kern ist es ahnlich aufgebaut wie ein PROM (Abschn. 14.2). Im wesentlichen zieht man fur die Realisierung der logischen Verkniipfung ein AND-Array heran, das an ein OR-Array angekoppelt ist. Die Programmierung des PAL erfolgt im Entwicklungslabor mit einem einfachen Programmiergerat, das in der Kegel auch fiir PROM (Programmable Read Only Memory) und EPROM (Erasable Programmable Read Only Memory) Verwendung fmdet. Die PAL zahlen zu den preisgiinstigsten ASIC und lassen sich oft in weniger als einer Stunde herstellen. GAL Die GAL (Generic Array Logic) verfugen zusatzlich iiber eine programmierbare ODERMatrix (OR-Array, Abschn. 14.2). Dariiber hinaus lassen flexible Ausgangsmodule eine Reihe unterschiedlicher Konfigurationen zu, die sowohl interne Riickkopplungen als auch eine Ankopplung an ein Bussystem durch Tri-StateAusgdnge erlauben, die hochohmig geschaltet werden konnen. Das GAL-Bauteil erlaubt so hochste Flexibilitat bei der Programmierung logischer Netzwerke. Die Handhabung ist dabei durch entsprechende Software-Unterstiitzung gleichermaBen einfach wie bei den PAL. EPLD EPLD steht fiir Erasable Programmable Logic Device. Mit diesem Bauteil ist es gelungen, den Ubergang zu einem loschbaren ASIC zu schaffen, analog zum Ubergang vom PROM zum EPROM. Zur Programmierung und zum Loschen setzt man den von den EPROM her bekannten Effekt (Einbindung heifier Elektronen in die Basiszone, s. Abschn. 12.2.2) ein und kann damit die programmierte logische Verknupfung unter der Einwirkung von ultraviolettem Licht wieder ruckgangig machen. Der prinzipielle Aufbau und die Programmierung eines EPLD entspricht dem eines PAL. EEPLD Auch bei der Entwicklung der EEPLD (Electrical Erasable Programmable Logic Device)
523
stand die Speicherentwicklung Pate. Das Verfahren, das bei den EEPROM Verwendung fmdet (Abschn. 12.2.2), erlaubt das Loschen eines Bauteiles durch eine defmierte Loschspannung. Damit kann man Bauteile beispielsweise direkt in der Schaltung programmieren, loschen oder rekonfigurieren. Gate-Array Mit dem Gate-Array steigt die Komplexitat der ASIC stark an. Hier stehen dem Anwender bereits mehr als 300000 Gatter-Funktionen zur Verfiigung, die zur ReaUsierung seiner Schaltung nutzbar sind. Ein Gatter (engl.: gate) entspricht dabei einer UND-Verknupfung und ist das kleinste Element eines Gate-Arrays. Diese kann man jedoch nicht mehr durch einen einfachen Programmiervorgang miteinander verkniipfen, sondern muB sie mit Hilfe von Masken, die einen zusatzlichen, kundenspezifischen Fertigungsschritt erfordern, verdrahten (Abschnitt 14.3). Wahrend das Gate-Array eine strukturierte Anordnung mit Verdrahtungskandlen besitzt, ist diese bei den Sea of Gates-Bauteilen (See von Gattern) vollig aufgelost. Die Verdrahtung durch eine oder mehrere Metalhsierungsmasken erfolgt dabei iiber die Gatter hinweg, was einen geringen Teil nicht nutzbar werden laBt. Die Anzahl der realisierten Gatter auf dem Chip liegen aber heute bereits bei iiber 300 000. Ein vollig neuer Trend hat Anfang der neunziger Jahre Einzug in die Entwicklungslabors gehalten: Die Realisierung von Schaltungen mit programmierbaren Gate-Arrays. Diese neue ASIC-Familie erlaubt die Erstellung des kundenspezifischen Bauteiles bis hin zu ersten funktionsfahigen Mustern durch den Planer im Labor. In Abschn. 14.3.3 wird darauf noch ausfiihrlich eingegangen. Standard-Zellen-Array (Standard Cell Array) Mit dem Standard-Zellen-Array (Standard Cell Array) vollzieht sich der Schritt zu den Kundenschaltkreisen. Wesentlicher Unterschied zu alien vorherigen ASIC-Bauteilen ist der komplette Aufbau des Chips nach den Angaben des Kunden. Demnach greift man nicht auf vorgefertigte Strukturen wie bei den PAL und den GateArrays zuruck, sondern erzeugt stets alle Masken fur das Bauteil von Grund auf neu. Damit hegen die Entwicklungskosten fur diese ASIC-
524
14 ASIC
Bauteile wesentlich hoher und setzen entsprechend hohe Stiickzahlen fur eine kostengiinstige Fertigung voraus. Bei der Entwicklung eines Standard-ZellenBauteiles greift man auf standardisierte Schaltungsteile, sogenannten Makros, zuruck. Diese Makros sind in einer Bibliothek als ein kleines Programm abgelegt und lassen sich durch die CAD-Software aufrufen. Deshalb spricht man hier auch von Soft-Makros.
um den digitalen Kern angeordnet. Bild 14-3 zeigt ein analog-digital gemischtes Gate-Array in bipolarer Technik. Aus der Aufteilung der verschiedenen Felder ist deuthch der notwendige Platzbedarf der analogen Funktionsblocke zu erkennen. Der digitale Kern in der Mitte benotigt nur einen Bruchteil der Gesamtflache. Der Chip vom Typ TSFJ09 hat auBer einigen sehr schnellen ECL-Gatterblocken (ECL, Emitter-Coupled-Logic, Abschn. 12.1.5) auch einen D/A-Wandler und einen einVoUkundenschaltkreise (Full Custom IC) gebauten Oszillator. Die Widerstandswerte, die auf dem Chip zur Verfiigung stehen, reichen von Fur den Vollkundenschaltkreis sind ebenfalls, 100 ^ bis 50 kQ, die Kondensatoren haben eine wie bei den Standard-Bauteilen, samtliche MasKapazitat von 2,5 pF und 7 pF. Hier wird die ken zu erzeugen. Die Entwicklung des Bauteiles bereits oben erwahnte Einschrankung bei den erfolgt jedoch nicht mehr iiber Makro-Bibliotheken, sondern liber optimierte Verfahren auf passiven Bauteilen deuthch. Siliciumebene. Auch diese sehr aufwendige Ent- Die Verdrahtung dieses Chips erfolgt durch eine zweilagige MetaUisierung (engl.: Double Layer wicklung setzt hohe Stiickzahlen voraus. Metallization). Wie diese fiir eine kleinere Schaltung zu reahsieren ist, zeigt Bild 14-4. 14.1.2 Analoge ASIC Mit Hilfe von CAE/CAD-Unterstutzung (Computer Aided Engineering, Computer Aided DeDie ReaHsierung analoger ASIC ist wesentlich sign) setzt man die einzelnen analogen und digischwieriger als die ReaHsierung digitaler Bautalen Bauteile zu Makros zusammen. Dabei teile und stellt daher eine hohe technologische iibernimmt der Computer die Konstruktion Herausforderung fur die ASIC-Industrie dar. beispielsweise eines Operationsverstarkers aus Dabei liegt das Problem nicht bei dem Aufbau einzelnen Transistoren und Widerstandseleaktiver Elemente, wie beispielsweise Transistomenten. Auf analogen und gemischten Gateren, Stromquellen und Operationsverstarker, Arrays befinden sich Schaltelemente, wie sie sondern vielmehr bei den passiven Bauelementypisch fiir integrierte Schaltungen sind. Ein ten wie Widerstande, Kondensatoren und InBeispiel dafiir ist der Multiemitter-Transistor, duktivitaten. Da man die passiven Bauelemente der auch bei der Verwirkhchung digitaler als Einzelbauteile durch andere Grundstoffe als Schaltfunktionen mit mehreren Eingangen Verdas ASIC-Chip herstellt, also nicht aufHalbleiwendung findet. Im nachfolgenden Bild 14-5 terbasis (z. B. Kohleschichtwiderstande und Fosind einige wichtige Schaltelemente zusammenlienkondensatoren), kann man auch nur einen sehr geringen Teil durch besondere Silicium- gestellt sowie Funktionsmakros, die man daraus strukturen nachbilden. Dabei sind groBere Kon- herstellen kann. densatoren und Induktivitaten nahezu unmog- Analoge ASIC, bei denen die Funktion durch hch. Um dennoch eine Beschaltung der aktiven die Verdrahtung vorgefertiger Makrozellen reaBauelemente (Transistoren, Operationsverstar- Hsiert wird, heiBen auch Makrochips. ker) auf dem Chip zu ermoglichen, bringt man Das Einbinden analoger Funktionen ist bei den spezielle Strukturen auf dem Silicium auf. Da Standard-Zellen Bauteilen einfacher. Hier greift diese sehr viel Platz beanspruchen, sind sie nur man nicht auf bestehende Teilfunktionen zuin geringer Anzahl moghch. riick, sondern baut den Chip von Grund auf Die meisten analogen ASIC besitzen neben neu auf. Dadurch ergibt sich auch eine Optimieihren analogen Funktionen einen digitalen rung bei der Plazierung analoger Baugruppen, Kern, der die Moghchkeiten des Chips erheb- eine wichtige Voraussetzung bei hohen Schaltlich erweitert. Dadurch sind beispielsweise ana- geschwindigkeiten und Verarbeitungsfrequenlog/digitale Schnittstellen, wie A/D- und D/A- zen. So ist mit Hilfe von Standard-Zellen eine Wandler zu verwirkhchen. Die analogen Ma- analoge Signalverarbeitung bei Frequenzen von krozellen sind bei den gemischten Gate-Arrays 100 MHz (UKW-Bereich) moglich, spezielle
14.1 Ubersicht
DHallD DdtzjdD
525
Beschreibung der einzelnen Funktionsblocke:
- Bond-Pad
= Ausgangstreiber
^ Kondensatoren
linuQOH^dg
1 2 3 4 5 6 7 8 9 10 11
ECL-Eingangstreiber ECL-Referenzspannungsquelle ECL-Schaltelemente Bandgap-Referenzspannungsquelle D/A-Wandler Oszillator Register analoge Zellen digitale Zellen (I^L-Technik) Widerstande und Kondensatoren Leistungstransistoren (npn und pnp)
Bild 14-3. Analog-digital gemischtes Gate-Array. Werkfoto: SGS-Thomson.
526
14 ASIC
Bild 14-4. Schaltungslayout fur den Chip TSPJ09. Makro-Funktionen
Einzelbauteile Transistoren
Multi-EmitterTransistoren
Widerstande
teste Verbindungen
Verstarker
Komparator
Stromquelle
GnD
f5V
H[ H[
spannungsgesteuerter Oszillator (VCO)
Oszillator
Eh PAD
Bild 14-5. Schaltelemente und Makros analoger Gate-Arrays.
A/D-Wandler
D/A-Wandler
14.2 Programmierbare logische Bauteile (PLD) GaAs-Bauteile arbeiten sogar bis weit in den Giga-Hertz-Bereich hinein. Die Verwendung von ASIC-Bauteilen bedeutet in jedem Fall auch einen Schutz der Schaltung vor unbefugtem Nachbau. Nicht wenige Firmen sichern sich so einen technologischen Vorsprung. Einige ASIC-Typen, die von Firmen entwickelt oder durch Forschungslabors finanziert wurden, sind kauflich. Sie tragen die Bezeichnung ASSP (Application Specific Standard Product). In Abschn. 14.4.3 sind sie kurz beschrieben.
14.2 Programmierbare logische Bauteile (PLD) Unter dem Begriff der programmierbaren logischen Bauteile (engl.: Programmable Logic Devices, PLD) sind die PAL (Programmable Array Logic), EPLD (Erasable Programmable Logic Device) und EEPLD (Electrically Erasable Programmable Logic Device) zusammengefaBt. Vorgestellt wurden die ersten PAL bereits 1977 von MMI (Monolithic Memories Inc.). Die interne Verknupfungsstruktur zur Realisierung der logischen Funktion ist bei alien Bauteilen gleich. Wesentlicher Unterschied ist die Herstellung der programmierten Funktion durch verschiedene Verfahren. In Anlehnung an die Technologic verschiedener nicht fluchtiger Speicher, wie beispielsweise das PROM (Programmable Read Only Memory, Abschn. 12.2.2), stellt man auch bei diesen Bauteilen die Verbindungen entweder durch Abschmelzen kleiner Sicherungselemente (speziell beim PAL) oder durch Einlagern energiereicher Elektronen in die Basiszonen der Transistoren (EPLD und EEPLD) her. Wahrend ein programmiertes PAL wie das PROM nicht mehr geloscht werden kann (die Sicherungselemente sind dauerhaft zerstort), laBt sich das EPLD durch Bestrahlung mit ultraviolettem Licht und das EEPLD durch Anlegen einer Loschspannung wieder in den unprogrammierten Zustand zuruckfiihren (Abschn. 12.2.2, EPROM und EEPROM). Diesen Vorteil nutzt man gerade beim Einsatz in der Entwicklung, da Anderungen nicht zu falsch programmierten Bauteilen (Leichen) fuhren. Mit den PLD-Bauteilen lassen sich kleinere logische Schaltungen verwirklichen. Sie sind als
527
Bindeghed zwischen den Logik-Famihen und den Gate-Arrays bzw. Kunden-IC einzuordnen. Der groBe Vorteil dieser Bauteile liegt vor allem darin, daB die Herstellung der angestrebten Funktion nicht durch einen zusatzUchen ArbeitsprozeB wahrend der Chipherstellung erfolgt, sondern durch einfache Programmierung im Entwicklungslabor. Damit hat der Planer die sehr schnelle und effiziente Moglichkeit, eine logische Funktion auf einem Chip zu verwirklichen. So kann er Fehler sehr schnell erkennen und durch einfaches Umprogrammieren beseitigen. PLD-Bauteile ersetzen durchschnitthch 10 Standard-Bauelemente und haben vor allem dort Einzug gehalten, wo Losungen mit kombinatorischer Logik gefragt sind. Ein typisches Beispiel hierfur sind AdreBdekodierungen. Sequenzielle asynchrone Schaltungen lassen sich hingegen nur schwer verwirklichen, da bis auf einige Ausnahmen nur eine synchrongetaktete Registerebene zur Verfugung steht. Wegen der grundsatzlich gleichen Struktur der Bauteile sei Aufbau, Programmierung und ReaHsierung einer Schaltung in den nachfolgenden Abschnitten exemplarisch am Beispiel des PAL-Bauteiles aufgezeigt. 14.2.1 Aufbau des PAL (Programmable Array Logic) Das PAL laBt sich in vier Teilbereiche unterteilen: der Eingangsschaltung, dem AND-Array, dem OR-Array und der Ausgangsschaltung. Unter einem Array versteht man ein Verkniipfungsfeld, das beispielsweise beim AND-Array aus programmierbaren UND-Verkniipfungen besteht und beim OR-Array aus ODER-Verknupfungen. Das OR-Array ist auf dem Chip fest mit den Ausgangen verdrahtet, wie die Gesamtstruktur des PAL in Bild 14-6 zeigt. Die programmierbaren Elemente in Bild 14-6 sind durch ein X fur den unprogrammierten Zustand gekennzeichnet. Das PROM besitzt im Gegensatz zum PAL ein fest verdrahtetes UND-Feld, welches die Funktion der AdreBdekodierung erfiillt. Von hier aus greift man auf das programmierbare ODERFeld zu, das der Speichermatrix (einschheBlich Leselogik) entspricht (Abschn. 12.2.3). Um jede Speicherzelle zu erreichen, muB die AdreBdekodierung fur n Eingange 2" UND-Verknupfungen zur Verfugung stellen. Diese zwingende
528
14 ASIC sowohl invertiert als auch nicht invertiert zur Verfugung zu stellen. Dies geschieht durch einen Eingangstreiber, der neben dem eigentlichen Ausgang noch einen zweiten Ausgang fur das invertierte Signal besitzt. Bei getakteten Eingangen kann dieser Treiber auch als D-FlipFlop ausgefuhrt sein, das stets mit der positiven Flanke den Daten-Zustand am D-Eingang ubernimmt. Damit lassen sich zeitlich variierende Eingangssignale auf das Taktsignal synchronisieren. Bild 14-9 zeigt die beiden Eingangsmoghchkeiten. Durch die Ankopplung beider Ausgange an das nachfolgende AND-Array stehen so das negierte und das nicht negierte Eingangssignal zur weiteren Verkniipfung zur Verfugung. Dies ist eine wichtige Voraussetzung zur Erfullung der Booleschen Gleichungen (Abschn. 11.3), da innerhalb des Verkniipfungsfeldes keine Signale invertiert werden konnen. Das AND-Array muB daher doppelt so viele Leitungen zur Ver-
01 02 03 04
Bild 14-6.
Aufbau des PAL.
Notwendigkeit fallt bei den PAL-Bauteilen weg. Zum Vergleich zeigt Bild 14-7 den Aufbau eines einfachen PROM-Bauteiles. Es liegt nun nahe, eine Kombination aus beiden programmierbaren Strukturen zu entwickeln. Dies wurde bei den sogenannten FPAL (Field Programmable Array Logic) verwirklicht. Die dadurch erreichte hochflexible Struktur zeigt Bild 14-8. FPAL sind nicht sehr verbreitet, da die meisten Hersteller dieser programmierbaren Bauteile gleich den Schritt zum GAL-Bauteil (Generic Array Logic) vollzogen haben. Wesentlicher Unterschied zu den FPAL sind die umfangreichen Konfigurationsmoglichkeiten der Ausgangsschaltung (Abschn. 14.2.1.4). 14.2.1.1 Eingangsschaltung des PAL 01 02 03 04
Die Eingangsschaltung hat die Aufgabe, dem nachfolgenden AND-Array das Eingangssignal
Bild 14-7. Programmierbares PROM.
OR-Array
beim
14.2 Programmierbare logische Bauteile (PLD)
RRRR 01 02 03
04
Bild 14-8. Field Programmable Array Logic.
fugung stellen, wie Eingangssignale vorhanden sind. Eingangstreiber
sowohl positiv als auch negativ verkniipfen zu konnen, muB jedes verwendete UND-Gatter genauso viele Eingange besitzen, wie Eingangsleitungen von der Eingangsschaltung zur Verfiigung gestellt werden. Nachdem die Eingangssignale in negativer und positiver Logik vorliegen, sind dies genau doppelt so viele Eingangsleitungen, wie Eingange vorhanden sind. Fur ein Bauteil mit 8 Eingangen bedeutet dies, daB jedes UND-Gatter der Verkniipfungsmatrix 16 Eingange besitzen muB. Um diese Vielzahl der Eingangsleitungen zeichnerisch zu vereinfachen, faBt man diese Linien zu ProduktLinien (engl: product terms) zusammen. Bild 14-10 zeigt die Vereinfachung durch die Produkt-Linien in der PAL-Schreibweise fur die beiden Eingangssignale A und B, die auf ein UND-Gatter mit vier Eingangen geschaltet werden. Der Begriff der Produkt-Linie ist aus der Booleschen Algebra abgeleitet, in der die Konjunktion durch das Produkt-Zeichen * zwischen den Eingangsvariablen gebildet wird (z. B. P = A * B). Funktionell wird obige Schaltungsanordnung jedoch erst, wenn man in die Verkniipfungsmatrix programmierbare Verkniipfungselemente, sogenannte Sicherungen (engl.: Fuses), einfuhrt. Diese bestimmen schlieBHch, welche Eingangssignale an das UND-Gatter angelegt werden. Im nicht programmierten Zustand sind alle Sicherungen intakt. Bild 14-11 zeigt an einem einfachen Beispiel, wie die Programmierung einer Gleichung durch die Sicherungselemente
Eingangsregister / •
Taktl^h
A^h^Tj::;
A|^h
1 D
•
A
•
A
>
1 0
—
0
1
\ /\ >
EI
E5
11
(>
0
r ''
1
Yerkniipfungen im AND-Array
Die von den Eingangspuffern zur Verfiigung gestellten Eingangssignale werden in dem ANDArray mit UND verkniipft. Das AND-Array bildet demnach die Konjunktion der Booleschen Verkniipfung nach. Um alle Eingangssignale
&
1 1 1 1 1 L
Bild 14-9. Eingangsschaltungen.
\42A2
529
Produkt-Linie in der PAL-Schreibweise
r .1>
-h/ ^ND
1 1 1 1
1 1 1 1 1 1
&
-•J^,
^AND-Array
Bild 14-10. Zusammenfassung zur Produktlinie.
530
14 ASIC
a) ausfiJhrliche Schaltungsschreibweise A
A
b) PAL-Schreibweise B
B
A
1
A
r1-
"H r - 1
1
B
—• 1
»
[T nicht programmiertes AND-Array
B
^ ' > %u % 1* i\
*
\ ^*
1 1
.J
&
1
AND-Array
programmiertes AND-Array
H4+
I
P= A * B
L.
i "r" ^ J
J
I
/ zerstorte Sicherungen Sicherungsfeld
Bild 14-11. Programmierung der UND-Verknupfung.
in der Matrix erfolgt. Zur Verdeutlichung der Verknupfung ist neben der PAL-Schreibweise (rechts) nochmals der ausfuhrliche Signalverlauf aufgezeigt (links). 14.2.1.3 Verknupfungen im OR-Array Die Ausgange des AND-Arrays (die ProduktLinien) faBt man in einer ODER-Matrix (ORArray) zusammen. Das OR-Array ist bei den PAL fest programmiert (Bild 14-8). Die im AND-Array erzielten Konjunktionen lassen sich nun mit Hilfe des OR-Arrays disjunktiv verknupfen. Damit stehen alle Booleschen Verknupfungselemente (Konjunktion, Disjunktion und Inverter) zur Verwirklichung einer Schaltung zur Verfugung. Bild 14-12 verdeutlicht den SignalfluB der Eingange A und B iiber das AND- und OR-Array, und die Bildung des Summensignals S aus den Produktsignalen PI bis P4.
Eine recht bald genutzte Moglichkeit war die Ruckfuhrung einzelner Verkniipfungsergebnisse in das AND-Array. Diese programmierbare Ruckfiihrungsleitung hat die gleiche Treiberschaltung wie die Eingange, so daB dieses Signal ebenfalls negiert und nicht negiert in der AND-Matrix zur Verfugung steht. Damit lassen sich Zwischenergebnisse direkt in weiteren Schaltungsteilen verwenden. Fiir jede dieser Riickkoppelleitungen sind im AND-Array zwei
r"
A
A
B B
X
X
X
X
X
X
X
y
14.2.1.4 Ausgangsschaltungen
X X ¥ y
Bei einfachen PAL-Bauteilen fiihrt man die Ausgange der ODER-Verknupfungen direkt heraus. Doch immer mehr Bauteile weisen auch hier konflgurierbare Elemente auf, die eine flexible Gestaltung der Ausgange zulassen.
X X y y i^ AND-Array
1 S = PI + P2 + P3 + P4
Bild 14-12. Zusammenfassung der Produktlinien im OR-Array.
14.2 Programmierbare logische Bauteile (PLD)
programmierbare Leitungen und somit auch zwei Eingange an den UND-Gattern bereitzustellen. Bild 14-13 zeigt die Riickfuhrung des Signals S^ in das AND-Array durch die entsprechende Programmierung der Ausgangssicherungen. a) kombinatorische RiJckkopplung
Sn
(Steuerung des Three-State-Buffers)
^1
Sicherung
programmierbare MakroZelle
'~\ -HSI I Three- | I State- I I Buffer I I
I
HrrvHEIs,
Summe
I I I
I I !
AND-Array
b) RiJckkopplung Liber Ausgangsregister Sn S„
Output-Enable OE
P —
Sn S,
Sicherung
CLK D Q Q
I
I I I
AND-Array
531
AusgangsPin des Bauteiles
I
RiJckkopplung AND-Array
Takt-Leitung Bild 14-14. Programmierbare Ausgangsschaltung.
Bei den Ausgangsschaltungen lassen sich drei Arten unterscheiden: bidirektionaler Ausgang, kombinatorischer Ausgang und registergesteuerter Ausgang. Programmiert man den bidirektionalen Ausgang fest fiir eine Richtung, so kann man diese Makrozelle auch als Eingang verwenden, da durch die Riickkoppelleitungen ein direkter Zugriff auf das AND-Array besteht. Die Anzahl der moghchen Eingange laBt sich so mit Hilfe der Ausgangs-Makrozelle erhohen. Allerdings stehen dann entsprechend weniger Ausgange zur Verfiigung. Bild 14-15 gibt einen Uberblick iiber die Moglichkeiten.
Bild 14-13. Ruckfuhrung eines Ausgangssignals.
14.2.2 Realisierung einer Schaltung Bleibt die Sicherung F dabei in Takt, so steht an diesem Ausgang (Pin) das Zwischenergebnis zur Verfiigung. Wird die Sicherung bei der Programmierung zerstort, so kann auf dieses Signal nicht mehr zugegriffen werden, und der Pin bleibt ungenutzt. Die GAL-Bauteile (Generic Array Logic) weisen die zur Zeit flexibelste Ausgangsstruktur auf. Ihre Ausgangsschaltung umfaBt zahlreiche programmierbare Zustande und tragi deshalb auch die Bezeichnung Ausgangs-Makrozelle. Darunter befinden sich neben der programmierbaren Riickkopplung auch ein Ausgangsregister sowie ein Three-State-Buffer (Ausgangstreiber, der drei Zustande einnehmen kann: logisch ,,1", logisch „0" und „Z", hochohmig). Daruber hinaus lassen sich zahlreiche Datenpfade zur Konfigurierung der Ausgangsschaltung programmieren. Bild 14-14 zeigt den komplexen Aufbau einer solchen programmierbaren Ausgangsschaltung.
Die Verwirklichung einer Schaltung mit Hilfe eines PAL erfolgt mit entsprechenden Entwicklungswerkzeugen auf einem Computer. Sie setzen die logische Verknupfung in eine Datei um, mit der die PAL programmiert werden konnen, ahnlich wie die PROM. Fiir die Eingabe der Schaltung stehen mehrere Moglichkeiten zur Verfiigung: -
Eingabe der Booleschen Gleichungen, Eingabe der Zustandstabelle, grafische Eingabe des Stromlaufs, Eingabe durch eine Wertetabelle.
Wahrend die Eingabe der Booleschen Gleichungen direkt von den verschiedenen Programmen unterstiitzt wird, sind bei den anderen Moglichkeiten stets Umsetzungen notwendig. Die Eingabe des Stromlaufplans setzt einen leistungsfahigen Computer mit entsprechenden CAD-Programmen (Computer Aided Design) voraus. Aus der Verkniipfungshste lassen sich
532
14 ASIC
I
I
^ >
I
Ii l
N C L R
(14-1)
535
L O A D * CLR L O A D * C L R * DO (14-4)
Mit diesen Informationen (Boolesche Gleichungen, Bauteiltyp und Pinbelegung) kann man die Datei zur Beschreibung des PAL anlegen. Sie tragt iiblicherweise neben dem Entwicklungsnamen die Endung PDS, was fiir PLD-Design steht. In dieser Beschreibungsdatei sind auch die Anweisungen fiir die nachfolgende Simulation beschrieben. Bild 14-18 zeigt die Bedeutung der einzelnen Blocke an Hand dieses Beispiels. Die Eingabe der PDS-Datei erfolgt entweder durch einen eingebauten Editor des PAL-Programms oder durch ein Textverarbeitungsprogramm. Die Eingangsdatei wird beim Aufruf durch das PAL-Programm zuerst gepriift. Dabei achtet man auf die Einhaltung der PAL-Schreibweise der Booleschen Operatoren und priift die ReaHsierbarkeit durch das angegebene Bauteil. Die Erstellung der Simulationsergebnisse, der Fuse-Map (Ubersicht iiber den Programmierzustand der einzelnen Sicherungselemente) und des zur Programmierung benotigten JEDEC-Files (Programmierdatei) erfolgt im AnschluB. Bild 14-19 zeigt den Entwicklungsablauf dieses Beispiels bis zum programmierten PAL.
536
14 ASIC
Title 4-Bit-Zahler Pattern UO 4-Bit Revision A Autwr J. Gutekunst Coapany AH Date 23/8/90
Author :J. Sutekunst Conpan/ :AH Date :23/8/90 nonolithic Heanries PAL16RP4
20 ** VCC
PALASM XPLOT, V2.23A - MARKET RELEASE (6-1-88) (C) - COPYRIGHT A0VW«:ED MICRO DEVICES INC.. 1988 Title : 4-Bit-Zahler Pattern : UD 4-Bit Revision : A
CHIP Beispiel PAL1&RP4 :Pins: 1 2 CLK UP ; 11 12 /OC NC
3 00 13 NC
4 Dl 14 go
5 02 15 01
6 7 D3 CLI 16 17 02 03
8
9
10
LOAD NC GnO 18 19 20 NC
NC
1 1
VCC
19 ** NC EQUATIONS 18 XX NC ;x Aufstellung der Boole'schen Gleichungen fur das PAL x
1
17 XX QO 03 16 XX Ql 15 XX Q2 U XX Q3
:= + + + + + +
/03x/02x/Qlx/OOX/UPx/LOADx/aj /03X 02X Olx OOK UPX/LOADX/CLR 03X 02X /UPX/LGAOX/CLR 03X/02X OOX /LOAD»/aR 03X /Olx UPX/LOADX/CLR 03X Olx/OOx AJOH)*/aM LOAOX/CLRX 03
:= + + + + +
/Q2x/0lx/00x/UPx/L0ADx/CLfi /Q2X Olx OOX UPx/LOADx/CLR 02X QIX/QOX /LOADX/CLR 02X/01X UPx/LOADx/aR 02X OOX/UPX/LOADX/CLR LOAOX/CLRX D2
s. 03
:= + + + +
/OlX/OOX/UPX/LOADX/CLfi /Olx OOX UPX/LOADX/CLR OlX/OOX UPX/LOAOX/CLR Olx OOX/UPX/LOADX/CLR LOAOX/CLRX 01
s. 03
13 XX NC 12 XX NC
Author : J. Gutekunst Company : AH Date : 23/8/90
02
11 XX OC
01
00
::= +
/OOX
iUenn CLR=1, wird 03 stets zu 0.| Andernfalls zShlt er aufudrts 1 Oder abMdrts in AbhSngigkeit 1 des Signals UP. 1 Uenn a R = 0 und L0AD=1, wird der Eingangszustand D3 a* Ausgang 1 ubernomiien. 1
j
0 1 2 3 4 5 6 7
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
8 9 10 11 12 13 14 15
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
16
;
1
X
23 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
/LOADX/CLR LOADx/CLRx DO
- X - - X - -X-X - X ~
29 X X— X 30 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX 31 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
SIMULATION ; X DurchfQhrung der Siwlation x TRACE ON DO Dl 02 03 LOV) CLR UP 00 01 02 03
1
SETF LOAD /CLR DO Dl 02 03 OC CLOCKF O-K
Alle Eingange auf M " setzen durch CLK-Puls laden
1
SETF CU? CLOCKF a K
Alle Register I6schen
1
SETF /CLR UP /LOAD
Initialisierung fur aufHSrts zahlen (UP = I) 16 Taktzyklen hochzShlen
1
FOR l u 1 TO 16 DO BEGIN aOCKF CLK
END IsETF LOAD /CLR /UP DO 01 02 03
1CLOCKF ISETF /LOAD FOR l:= 1 TO 16 DO BEGIN 1 CLOCKF CLK
alle Register lit '1' laden und abwcirts zShlen (UP = 0) 16 Taktzyklen abwarts zahlen
1 OC IsETF LOAD CLR 00 /Dl 02 /03 CLOCKF CLK
PrQfen der Load und Clear Funktionen
JSETF /OC beenden der Simulation
TRACE OFF
I
32 33 34 35 36 37 38 39
-XX-
-XXX -X
X -XX- -X X -X-X -X XX- X XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
40 4, 42 43 44 45 46 47
-__XXXX XXXX XXXX XXXX XXXX XXXX
X XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX
X-X XXXXX XXXX XXXX XXXX XXXX XXXX
-X X XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX
48 49 50 51 52 53 54 55
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
56 57 58 59 60 61 62 63
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX
OUTPUT PINS: Ullllll 23456789 POLARITY FUSE: XX XX TOTAL FUSES BLOWN:
Festlegung der Pins
Ersteiiung der PDS-Datei
Bild 14-19. Entwicklung des 4-Bit-Zdhlers.
548
Fuse-Map
14.2 Programmierbare logische Bauteile (PLD)
PALASM SIMULATION, V2.23A - MARKET RELEASE (6-1-88) (C) - COPYRIGHT ADVANCED MICRO DEVICES INC., 1988 PALASM SIMULATION SELECTIVE TRACE LISTING Author Company Date
Title : 4-BitPattern : UO 4-t Revision : A
: J. Gutekunst : AH : 23/8/90 PALASM XPLOT, V2.23A - HW«<ET RaEASE (6-1-68) (C) - COPYRIGHT ADVANCED MICRO DEVICES INC., 1988 Title : 4-Bit-Zahler Pattern : UD 4-Bit Revision : A
Dl 02 LOAD HHHHHHHHLL CLR LLLLHHHHLL UP XXXXXXXXW 00 XXHHHHLLLL 01 XXlfttM-LLL 02 XXHHHHLLLL 03 XXHHHHLLLL PAL16RP4
LLLLLLLLLL LLLLLLLLLL HHHHHHHHHH HHHLLLHHHL LLLIMWIHL LLLLLLLLLH LLLLLLLLLL
LLLLLLLLLL LLLLLLLLLL HHHHHHHHHH LLHHHLLLHH LLLLLHHHHH HHtWHHHHH LLLLLLLLLL
LLLLLLLLLL LLLLLLLLLL HHHHHHHHHH HLLLHHHLLL HLLLLLLHm HLLLLLLLLL LHHHHHHHHH
BEISPIEL Page :
2 c c c
c c c g
c g c c
c
c
c
c
LLLU
I HHHHHHHLLL HHHLLLHHHL LLHHHLLLLH HHHLLLLLLH HWMILLLLH LLLHHHHHHH HHHHULLLH HHHH^»^HHHH HHHHHLLLLH
QO Ql Q2 03
LLLLLLLLLL HHHLLLHHHL HHHHHHLLLL HHHHHHHHHH HHmHHHHHH
LLLLLLLLLL LLHHHLLLHH LLHHIIHHHLL HHLLLLLLLL HHHHHHHHHH
BEISPIEL Page : 3 HHHHHHHHHH HHHHH
Dl D2 D3 LOAD CLR UP 00 01 Q2 03
HHHHHWHHH LLLLLLLLLL LLLLLLLLLL LLLLLLLLLL HllLHHHLLL LLLLHHHHHH LLLLHHHHHH HHHHLLLLLL
HHHHHHHHHH LLLLLLLLLL LLLLLLLLLL LLLLLLLLLL HHHLLLHHHL LLLLLLHHHH HWHHHHLLLL LLLLLLLLLL
HHHHHHHHHH LLLLLLLLLL LLLLLLLLLL LLLLLLLLLL LLHHHLLLHH HHLLLLLLHH LLLLLLLLHH LLLLLLLLHH
LLLLL HHHHH HHHHH LLLLL HHLLZ HHLLZ HHLLZ HHLLZ
w:mmm>^^^Mmimw-'''^^^'
DO Dl
1 1 1 1 1
1 11 1
1
D2 D3
00
:-
j-
1
|1:
.-jfa
1 --T 4:
-I L|-
Q2 Q3
- I
1
1 ,
1 1, i i T
4 y—11
11
1 t"rITI I 1 1
,,
•
Wrm^L cQjxq T i l TllTT 1
1,
rrnT r riTf
1 1 1 1 1 QT-J; ZZi
=(j~^ 1
1
Author : COBpany : Date :
PAL16RP4 BE ISP I ELK 0P20i( CIF205A» GOXFO* LOOOO OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOK L0032 OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOK L0064 OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOX L0096 OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOK L0128 OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOX LOIAO OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOX L0192 00000000000000000000000000000000* L0224 OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOK L025i OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOK L0288 OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOX L0320 OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOX L0352 OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOX L0384 OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOx L0416 OOOOOOOOOOOOtMOOOOOOOOOOOOOOOOOOK L0448 OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOX L0480 OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOX L0512 limillllOlilllllOllOlOlOllUlDi L0544 O1111111110nillU101O1110nilll)( L0576 111111111101IIIOUIIIOOIIOUUIU L0608 lOllllllllOlllOniUlOlllOlllUlX L064O OllinillllOllOlllOllOOllOllllll* L0&72 tOlllllllllOlllOlllOlOtOlOllllll* L0704 i n i i i i i i i u n n o u i i o i i o u i i i i i x L073A OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOX L0768 l o i n i i i u i i i i o i i i n i o o i i o n i i u x L0800 O i n i l l l l l l l l l O l l l l O l O i l i O I l l l U K L0832 l l l l l l l l l l l l l l O l l l O l l O l O l O l l l l l l M L0864 O l l l l l l l l l l U l l O l l O n O O l l O l l l l l U L0896 l o i i i i i n n i m o i n o i o i o i o i i i i i i x L0928 l l l l l l l l l U l O l l l l l l U O l l O i m i l l X L0960 OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOx L0992 OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOK L1024 l O l l l l l l l l l l l l l l U O l l O O U O n U l l x L105& o i i i i i n i i n i m n o n o i o i o i i i i i i x L1088 o i i i i i i i i i i m m n o i o o i i o i i n i i x L1120 l O H u n i i i u i i i i n o i o i o i o i i i i i i x Lii52 n i i i i i i o i i i i i i i i i i n o n o i n i u i x LI 184 00000000000000000000000000000000* L1216 OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOX LI248 OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO* Li2eo i i i i i i n i i i i i i i i n n i o i o i o u n i i K L1312 m i o u i i i i i n i i i i i i i o i i o i i i i i i i x LI344 00000000000000000000000000000000* LI376 00000000000000000000000000000000* L1408 00000000000000000000000000000000* L1440 00000000000000000000000000000000* LI472 00000000000000000000000000000000* LI504 00000000000000000000000000000000* L153& 00000000000000000000000000000000* L1568 00000000000000000000000000000000* L1600 00000000000000000000000000000000* LI632 00000000000000000000000000000000* LI664 OOOOOOOOOOOOOOOOOOOOOOOOOOOOOOOO* LI696 00000000000000000000000000000000* LI728 00000000000000000000000000000000* LI760 00000000000000000000000000000000* L1792 00000000000000000000000000000000* L1824 00000000000000000000000000000000* L1856 00000000000000000000000000000000* L1888 00000000000000000000000000000000* L1920 00000000000000000000000000000000* L1952 00000000000000000000000000000000* LI984 00000000000000000000000000000000* L2016 00000000000000000000000000000000* L2048 00111100* C446CX •EF17
11 i"
1 \\-
i=tt —L
'-
Simulation
_-r]
JEDEC-File
PAL
537
538
14 ASIC
Title Pattern Revision Author Company Date
4-Bit-Zahler UD 4-Bit A J. Gutekunst AH 23/8/90
Titel und Bearbeiter
Auswahl des Bauteiles CHIP Beispiel PAL16RP4 ;Pins: 1 2 CLK OP 11 12 /OC NC
3 4 DO D l 13 14 NC QO
5 D2 15 Ql
6 D3 16 Q2
7 CLR 17 Q3
8 9 LOAD NC 18 19 NC NC
20 VCC
Q.
O
Definition der Pinbelegung
EQUATIONS ;* Aufstellung der Boole'schen Gleichungen fiir das PAL *
Wenn CLR=1, wird Q3 stets zu 0. Andernfalls zahlt er aufwarts Oder abwarts in Abhangigkeit des Signals UP.
Q3 := /Q3*/Q2*/Q1*/QO*/UP*/LOAD*/CLR + + + + + +
/Q3* Q2* Ql* QO* aP*/LOAD*/CLR Q3* Q2* /OP*/LOAD*/CLR Q3*/Q2* QO* /LOAD*/CLR Q3* /Ql* aP*/LOAD*/CLR Q3* Q1*/Q0* /LOAD*/CLR LOAD*/CLR*
Wenn CLR=0 und LOAD=l, wird der Eingangszustand D3 am Ausgang ubernommen.
Boolesche Gleichungen fur die Funktion
Kommentare sind durch ein ; getrennt
C
Q2
Ql
C
o
/Q1*/QO*/UP*/LOAD*/CLR /Ql* QO* aP*/LOAD*/CLR Q1*/Q0* UP*/LOAD*/CLR Ql* Q0*/OP*/LOAD*/CLR LOAD*/CLR* Dl
QO
/QO*
0
s. Q3
/Q2*/Ql*/Q0*/UP*/LOAD*/CLR /Q2* Ql* QO* UP*/LOAD*/CLR Q2* Q1*/Q0* /LOAD*/CLR Q2*/Q1* DP*/LOAD*/CLR Q2* Q0*/OP*/LOAD*/CLR LOAD*/CLR*
s. Q3
/LOAD*/CLR LOAD*/CLR*
SIMULATION ; * Durchfuhrung der Simulation * TRACE ON DO Dl D2 D3 LOAD CLR UP QO Ql Q2 Q3 SETP LOAD /CLR DO Dl D2 D3 OC CLOCKP CLK
Alle Eingange auf "1" setzen durch CLK-Puls laden
SETF CLR CLOCK? CLK
Alle Register loschen
SETP /CLR UP /LOAD
Initialisierung fiir aufwarts zahlen (UP = 1) 16 Taktzyklen hochzahlen
FOR l:= 1 TO 16 DO BEGIN CLOCKF CLK END SETP LOAD /CLR /UP DO Dl D2 D3 CLOCKF SETF /LOAD FOR l:= 1 TO 16 DO BEGIN CLOCKF CLK END
alle Register mit "1" laden und abwarts zahlen (UP = 0) 16 Taktzyklen abwarts zahlen
SETF LOAD CLR DO /Dl D2 /D3 CLOCKF CLK
Priifen der Load-und Clear^ Funktionen
SETF /OC TRACE OFF
beenden der Simulation
Bild 14-18. PDS-Beschreibungsdatel
Simulationsgleichungen durch Kommentare dokumentiert
14.2 Programmierbare logische Bauteile (PLD)
14.2.3 Testen von PLD-Bauteilen Der Test programmierbarer Bauteile wird gerade durch die Vielzahl der moglichen Konfigurationen notwendig. Er ist ungleich schwieriger durchzufiihren als der Test von Standard TTLoder CMOS-Bauteilen. Letztere kann man vor allem bereits beim Hersteller vollstandig testen, wahrend die Funktion der Sicherungselemente allenfalls exemplarisch, nicht aber in den vom Kunden zu programmierenden Feldern iiberpriift werden kann. Eine Ausnahme bilden die loschbaren PLD-Bauteile, die der Hersteller ebenfalls vollstandig testen und anschlieBend wieder in den unprogrammierten Zustand zuriicksetzen kann. Erfahrungswerte zeigen, daB ungetestete Logikbauteile eine Ausfallquote von ca. 1% haben, und somit auch die Ausfallwahrscheinlichkeit der Schaltung, in der sie eingesetzt sind, um 1 % erhohen. Mit der Anzahl der ungetesteten Bauteile pro Leiterplatte erhoht sich entsprechend die Ausfallwahrscheinlichkeit. Fur sehr komplexe Leiterplatten mit 20 und mehr ungetesteten Bauelementen wurde bereits jede 5. Leiterplatte einen Defekt aufweisen. Dieser Zusammenhang ist in Bild 14-20 dargestellt. Den Test einmalig programmierbarer Bauteile fuhrt der Hersteller statistisch durch. Dazu programmiert er von einem Los einige Musterwafer in einer bestimmten Reihenfolge mit einem vorgegebenen Testmuster. Die Auswertung fehlgeschlagener Programmierungen gibt schlieBlich AufschluB, ob dies innerhalb der statistischen Streuung liegt, oder ob es sich dabei um mehrere untypische AusreiBer handelt. Eine Lokalisierung der defekten Verbindungszonen kann
1 10 20 Anzahl der Bauelemente mit 1%-Ausfallwahrscheinlichkeit
Bild 14-20. Ausfallwahrscheinlichkeit in Abhdngigkeit nicht getesteter Bauelemente.
539
so auf verunreinigte Masken oder einen fehlerhaften HerstellungsprozeB hinweisen. Ublicherweise wird daraufhin das gesamte Los nicht verwendet. Der Test eines programmierbaren Bauteiles erfolgt beim Planer mit Hilfe von Testvektoren. Sie fiihren eine rein funktionelle Priifung der Schaltung durch und werden von den Schaltungs-Daten abgeleitet. Testvektoren sind Bitmuster, die an eine Schaltung angelegt werden und auf die eine bestimmte Reaktion des Ausgangs erwartet wird. Sie bestehen somit aus Eingangsdaten und Ausgangsdaten. Decken sich die Ausgangsdaten nicht mit dem Bitmuster, das am Ausgang des Bauteiles anliegt, so ist durch diesen Testvektor ein Fehler erkannt worden. In der Kegel sind dieses Fehler, bei denen ein Signal einen festen logischen Zustand einnimmt und sich nicht bewegen laBt. Diese Fehler bezeichnet man als Stack-At-Fehler. Da zwei Zustande eingenommen werden konnen, spricht man von einem Stack-At-0 (SAO) oder einem Stack-At-1 (SAl)-¥Qh\QV. Fiir ein einfaches UND-Gatter mit zwei Eingangen gibt es 4 SA-Fehlermoglichkeiten am Eingang und 2 am Ausgang. Zur vollstandigen Erfassung sind 2^, also 64 Testvektoren, notwendig. Abhangig von der Anzahl der Ein- und Ausgange berechnet sich die Anzahl der notwendigen Testvektoren Njy nach NTV = 2^^ (iVn + iVA)
(14-5)
mit iVjy
Anzahl der Testvektoren Anzahl der Eingange Anzahl der Ausgange.
Die Zahl 2 im Exponenten beschreibt die Moglichkeit, beide Fehlerzustande SAO und SAl einzunehmen. Bereits bei 5 Ein- und Ausgangen sind mehr als 1000 Testvektoren notwendig. Dies zeigt, daB eine Unterstiitzung zur Erzeugung der Testmuster durch den Rechner unerlaBlich ist. Dieser fiihrt auch eine Optimierung bei der Interpretation der Prufungsergebnisse durch, so daB bei sehr groBen Schaltungen eine deutliche Verringerung der notwendigen Anzahl von Testvektoren mogUch ist. Damit bleibt der Testaufwand auch bei nahezu 100%iger Testabdeckung in einem ertraglichen Rahmen.
540
14 ASIC
Die Testvektoren werden der zur Programmierung notwendigen JEDEC-Datei angehangt. Ein Test laBt sich deshalb unmittelbar im AnschluB an die Programmierung durchfuhren.
14.3 Digitale Gate-Arrays Den groBten Entwicklungsfortschritt auf dem Gebiet der kundenspezifischen Schaltungen haben Ende der achtziger Jahre die digitalen Gate-Arrays erfahren. Die Verbesserung der alten und die Entwicklung neuer Strukturen haben den Einsatz von Gate-Arrays auch fur kleine und mittlere Unternehmen erschwinglich gemacht und so zu einer breiten Akzeptanz in der Industrie gefuhrt. Bei sinkenden Kosten nahm die Komplexitat der ASIC rapide zu. Dies ist vor allem auf die immer feiner werdenden Strukturen auf den Wafern zuruckzufuhren, die heute Kanalbreiten von 0,5 jum erreicht haben. In gleichem MaB gingen auch die damit erzielten Gatterschaltzeiten zuruck. Eine Ubersicht uber den Entwicklungstrend der Gate-Arrays gibt Bild 14-21.
(Kanal-J Gate-Array Im allgemeinen Sprachgebrauch verbirgt sich hinter diesem Begriff eine vorgefertigte SiHcium-Struktur, die erst durch Verdrahtung in bestimmten Verbindungskanalen ihre eigentHche Funktion erhalt. See von Gattern (Sea of Gates) Dieses Gate-Array bezeichnet man auch oft als kanalloses Gate-Array (engl.: Channelless Gate-Array), da hier die Verdrahtung der einzelnen Gatter iiber die Zellen hinweg und nicht in speziellen Freiraumen erfolgt. Programmierbare Gate-Arrays Sie bieten den schnellsten Weg, um komplexe kundenspezifische Losungen auf einem Chip zu reaHsieren und werden vom Kunden selbst entwickelt und programmiert. Bei einer Komplexitat bis zu 20 000 Gattern sind sowohl loschbare Bauteile (LCA, Logic Cell Array), als auch einmahg programmierbare Bauteile (FPGA, Field Programmable Gate-Array) verfugbar. 14.3.1 Kanal-Gate-Array
Trend:
^r
1
5 10 50 100 200-10^ Anzahl der verfiigbaren Gatter pro Chip
Bild 14-21.
Trend der Gate-Array-Entwicklung.
Auch die zur Entwicklung notwendigen Hilfsmittel erfuhren in dieser Zeit eine griindliche Anderung. Konnte man friiher nur mit GroBrechnern Gate-Arrays entwickeln und simulieren, so bieten heute bereits die meisten Hersteller Entwicklungswerkzeuge auf PC-Basis und umfangreiche Unterstiitzung an. Der letzte Schritt, die Erstellung der Masken und das Aufbringen der Metallisierung bleibt jedoch den einzelnen Chip-Herstellern vorbehalten. Bei den digitalen Gate-Arrays haben sich vor allem folgende drei grundsatzliche Strukturen durchgesetzt:
Gate-Arrays mit Verdrahtungskanalen zahlen heute zu den am meisten verbreiteten kundenspezifischen Schaltungen. Der Grund fur ihren weiten Einsatzbereich liegt vor allem darin, daB sie in ihrer Komplexitat von nur wenigen Gattern bis zu 100 000 Gattern und mehr verfugbar sind. Damit steht fur nahezu jeden Anwendungsfall ein geeignetes Grundbauteil zur Verfugung. Ein Gatter (richtiger: Gatter-Aquivalent) steht dabei fur die Verwirklichung der Booleschen NAND- (NICHT-UND) bzw. NOR- (NICHT-ODER)-Funktion in einer Schaltung. Aus herstellungstechnischen Griinden faBt man oft mehrere Gatterfunktionen in einer Primar-Zelle zusammen. Motorola kann beispielsweise durch ihre Primar-Zelle der HCA62A00-Serie 3 Gatter-Aquivalente bilden. Den Aufbau (Layout) dieser Zelle sowie die 16 darin enthaltenen CMOS-Transistoren zeigt Bild 14-22. Die Erstellung der Verbindungen in den vorgefertigten Verdrahtungskanalen erfolgt in einem Oder mehreren Arbeitsprozessen. Dabei werden auf dem Chip bis zu 3 Metallisierungsebenen aufgebracht, die der kundenspezifischen Verdrahtung entsprechen. Der Gesamtaufbau eines
14.3 Digitale Gate-Arrays
(1 11
n
m
g|
m
Kl
m m n
[0
m m il p-Channels
d
m
Ml VIAS
n-Channels
M Poly Silicon Gates
541
Makrosymbole, ermoglichen die Entwicklung einer Schaltung mit den bekannten TTLSchaltzeichen. Damit entfallt die Notwendigkeit komplexer Gate-Arrays (VLSI, Very Large Scale Integration) auf Transistor- oder Gatterebene zu entwickeln. Dariiber hinaus kann man mit Makrosymbolen weitere Funktionsblocke definieren. Sie werden als Soft-Makros bezeichnet. Dazu gehort beispielsweise ein 16-Bit-Zahler, der aus vier 4-Bit-Zahler Makros zusammengesetzt ist und als Soft-Makro in einer henut zerspezifischen Bibliothek abgelegt wurde. IS] isi lEi
f / /// / n/n/v/frz
UJffr
Primar-Zellen Ein-ZAusgangs-Treiber
Bild 14-22. Primdr-Zelle von Motorola fur 3 GatterAquivalente.
Bild 14-23. Aufbau eines Gate-Array mit Verdrahtungskandlen.
spaltenweise orientierten Gate-Arrays ist in Bild 14-23 wiedergegeben.
14.3.2 Kanallose Gate-Arrays (Sea of Gates)
Bild 14-23 zeigt ebenfalls die beiden Spannungsversorgungssignale VCC (+ 5 V) und GND (OV) zur Speisung der einzelnen GateArray-Zellen. Sie sind im obigen Beispiel getrennt fur die Ausgangstreiber und fur den digitalen Verkniipfungskern ausgefiihrt. Der Grund dafur liegt in einer besseren Entkopplung von Verkniipfungslogik (Primar-Zellen) und Ausgangstreiber. Strom- und Spannungssprunge der Ausgangstreiber haben somit keinen EinfluB auf die Logik-Zellen des Chip-Kerns. Das 0 VPotential (Masse) ist zudem noch als weitere Abschirmung um den gesamten Chip gefuhrt. Die Herausfuhrung der Versorgungsspannung erfolgt uber mehrere Pins. Dies konnen bei komplexen Bauteilen 30 Pins oder mehr sein. Vordefinierte Funktionsblocke, sogenannte
Der Drang nach immer hoherer Integrationsdichte fiihrte schheBHch zur Entwicklung kanalloser Gate-Arrays, auch Sea of Gates genannt. Die Architektur solcher Bauteile verfugt dabei iiber einen Kern, der vollstandig mit aktiven Transistoren angefullt ist, eben ein Meer von Gattern (engl.: Sea of Gates). Um den Kern herum befmden sich konfigurierbare Ein-jAusgangszellen sowie die Spannungszufiihrungen, wie Bild 14-24 veranschauHcht. Bei den kanallosen Gate-Arrays erfolgt die Verdrahtung in 2 oder 3 Metallisierungsebenen iiber unbenutzte Transistorzellen hinweg. Dies erlaubt eine sehr flexible Fiihrung der einzelnen Verbindungen und eine Optimierung der Verdrahtung zeitkritischer Signale. Transistorzellen, iiber die eine Verbindung gefiihrt wird, las-
542
14 ASIC GND fijr Ausgangstreiber ^ ^
ISI ISl lEI
S
S
mm flexible Ein-Musgangs-Treiber ^VCC ^"^ Verkniipfungsfeld
Bild 14-24. Aufbau eines Sea of Gates-Bauteiles.
sen sich allerdings nicht mehr als Schaltungselemente verwenden. Aus diesem Grand erreichen die kanallosen Gate-Arrays keine 100%ige Ausnutzung, sondern es sind nur maximal 60% der aktiven Elemente nutzbar. Wie hoch der Nutzungsgrad wirklich ist, hangt von unterschiedlichen Einfliissen ab, beispielsweise von der Anzahl der moglichen Metallisierungsebenen. Die BruttoGatterzahl bei den Sea of Gates-Bauteilen gibt daher nur bedingt AufschluB iiber die Verfugbarkeit der Gatter. Die kanallosen Gate-Arrays haben einen ganz entscheidenden Vorteil: durch die freie Verdrahtung kann man vorgefertigte, optimierte Software-Bausteine (Soft-Makros) verwenden. Sie sind beziiglich Flachenbedarf und Signalleitungslange optimiert und bieten daher innerhalb des Makros eine bestmogliche Ausnutzung des Sea of Gate-Chips. Beispiele fur solche optimierte Makrofunktionen sind Speichermodule (RAM, Random Access Memory, oder ROM, Read Only Memory) und 16-Bit-Multiplizierer. SGS Thomson verwendet bei ihrer ISB9000Serie eine Basis-Zelle, die aus 3 n-Transistoren und 3 p-Transistoren besteht. Ihre physikaHschen Eigenschaften sind so gewahlt, daB sie dieselben Schaltzeiten fiir die abfallende wie fiir die ansteigende Flanke erreichen. Das Layout einer solchen Matrixzelle zeigt Bild 14-25.
Jede dieser Basiszellen besitzt 10 horizontal Verdrahtungskanale auf der ersten Verdrahtungsebene und 9 auf der zweiten. Von beiden Ebenen aus kann man die Basiszelle mit der MetaHisierung mit Hilfe von Durchkontaktierungen (engl.: Vias) verbinden. Die Schaltungsentwicklung fur ein Gate-Array erfolgt durch umfangreiche Rechnerunterstiitzung. Dabei beriicksichtigt man die physikaHschen Eigenschaften und die spezifische Anordnung der Basiszellen. Der Planer selbst greift auf die vorgefertigten Makros zuriick, die als einfachste Funktion beispielsweise die NANDund ATOi^-Funktionen beschreiben. Die Makros reichen dabei von diesen einfachen Booleschen Operatoren bis zu komplexen Zahlern. Auch fiir die Ausgangstreiber sind eine Reihe von Konfigurationsmoglichkeiten vorgesehen, die als Makros verfugbar sind. So konnen beispielsweise Leistungstreiber mit 16 mA oder Three-State-Ausgdnge fur den direkten AnschluB an einen Prozessorbus genauso reaHsiert werden, wie bidirektionale, also umschaltbare Eingange. Sea of Gates-Bauteile setzt man in der Kegel bei sehr groBen Schaltungs-Designs ein, die 50 000 und mehr Gatter-Aquivalente benotigen. Die Anzahl der notwendigen Ein- bzw. Ausgange und die damit verbundene Anzahl von Gehauseanschlussen (Pins) ist damit auch entsprechend hoch. Nur spezielle Gehause, wie beispielsweise das Pin Grid Array (^PGy4y)-Gehause, kann diese Vielzahl von Kontakten aufnehmen.
—^—a—a—J p-Kanal |
n-Kanal
Polysilicon
Bild 14-25. Schaltzelle bei kanallosen Gate-Arrays.
14.3 Digitale Gate-Arrays
543
Pin-Grid-Array-Gehause m i t 2 9 9 AnschliJssen ^Markierung von 1 A durch fehlenden Pin— y ^ •C C C C C
i 4 4 i s^
1 1. i 1 i
1 i % s 4
4 ^^. % * i
C
i:
:|
,?
*.
1 4 * ' *
^ i . i *
1 * * * 1:
« * * i ^
t ^ * * «
% *: 4 t 1
* « * * t
i: r i * i % % * i i
f: f i *.: t
2019181716151413121110
• lA
f # f: % 1 i: C € S % i * C C; l> % 1 * i * t # 1 %, m «• «l # 1
B
c D E F G 1 J
1 1 €:• % m % \ I f , ; 1 t i; # % % %
C € * s .
_.
9 8 7 6 5 4 3 2 1
1 ^: fc % i # ^ 1
E^ U-^
2
4
— Q1
^ r
CLK
Bild 14-31. CLB der Firma XILINX. Zahl der Eingange
Aufbau der Look-Up Table
Ausgang mit Register
Ausgang mit Latch
kombinatorischer Ausgang
DOO D01 Z D10 D11 T~JS1|S0
DOO D01 D10 D11
^
H-^TLFF" ^1
|CLK| CLR
D
Gate
D
^77D^ poo D01 010 D11
OUT
OUT
iGatej CLR
-OUT
TP Bild 14-32. Typische Anwendungen der Actel Makrozelle.
knupfung wieder. Da die Funktionsweise der Look-Up-Tabellen dem Aufbau von Speichern ahnlich ist, konnen sie auch in kleinerem Umfang als Speicher konfiguriert werden. Auch Actel bedient sich dieser Look-Up-Tabellen, um Boolesche Verkniipfungen auf dem Chip zu verwirkUchen. Sie verwenden jedoch nur eine Verknupfungstabelle sowie einen FlipFlop, wodurch die ungenutzten Funktionsteile einer Makrozelle bei nur teilweiser Ausnutzung minimiert werden. Dabei sind die vier typischen Konfigurationen nach Bild 14-32 mogHch. Auf den Bauteilen erreicht man durch die 1,2 )im-Technologie Taktfrequenzen bis 60 MHz. Das erste Bauteil war der ACT 1280, der eine Komplexitat von 8000 Gatter-Aquivalenten aufweist. Im Gegensatz zu den PLD-Bauteilen, bei denen die nichtgenutzten Sicherungselemente zerstort werden, werden bei den FPGA die leitenden Verbindungen zwischen Moduln und Leitungen programmiert. Dazu erzeugt man sogenannte And-Fuses (umgekehrte Sicherungen), ein Verbindungselement, das bei Anlegen einer Programmierspannung dauerhaft in den leitenden Zustand iibergeht. Diese Art der Verbindungsherstellung hat einen entscheidenden Vorteil: Da bei einem Schaltungsentwurf nur ein geringer Teil der moghchen Verbindungen benotigt wird.
14.4 Standard-Zellen-ASIC
Neben diesen konfigurierbaren Leitungen befmden sich noch weitere Leitungen auf dem Chip, deren Funktion festgelegt ist. Dies sind vor allem die Spannungsversorgungen ( + 5V und Masse), aber auch eine spezielle Takt-Leitung, die iiber gesonderte Leitungstreiber zu jedem Modul gefiihrt werden. Damit vermeidet man Taktverzogerungen (engl.: clock-skew), wie sie durch programmierbare Umsteigpunkte erzeugt werden. Dariiber hinaus stehen fur Testzwecke noch eine Reihe von Zugriffsmoghchkeiten auf die einzelnen Logikblocke und Signalleitungen zur Verfiigung.
bleiben alle anderen verfugbaren Knotenstellen von der Programmiersoftware unbeachtet. Hingegen werden bei den PROM und PAL alle nicht benotigten Verbindungen (oft mehr als 90%) durch die Programmierung zerstort. Bei den FPGA, wie beispielsweise dem ACT 1280 von Actel mit mehr als 700 000 moglichen programmierbaren Verbindungen, wiirde dies einen erheblichen Zeitaufwand bedeuten. Bin weiterer Vorteil der Anti-Fuse-Programmierung ist die deutliche Verringerung des Programmier-Stresses des Chips. Geringere Ausfallwahrscheinlichkeit und eine Erhohung der Chiplebensdauer, angegeben als MTBF (Mean Time Between Failure) in Stunden, sind das Ergebnis. Die Programmierung der Anti-Fuse-Verbindungen erfolgt durch das Anlegen einer iiberhohten Spannung. Dies laBt sich direkt mit den Kontaktierungen eines Gate-Arrays zwischen den verschiedenen Metallisierungsebenen vergleichen. Damit alle Knoten anwahlbar sind, befinden sich zwischen den Leitungssegmenten Transistoren, die man durch horizontale und vertikale Kontrolleitungen steuern kann. Bild 14-33 zeigt die Programmierung einiger AntiFuses und die sich dadurch ergebenden beiden Datenpfade zwischen den Logikblocken.
14.4 Standard-Zellen-ASIC PAL- und Gate-Array-Entwicklungen konnen bei sehr groBen Stiickzahlen (100000 pro Jahr und mehr) fiir Fertigung und Produktion sehr kostspieUg werden. Die Voraussetzung fiir die Entwicklung eines Vollkundenschaltkreises muB damit aber noch nicht erfiillt sein. Geschlossen wird diese Liicke durch die StandardZellen-ASIC, die zu den Halbkunden-Bauteilen zahlen. Durchgesetzt haben sich die Standard-ZellenASIC zuerst in der Konsumelektronik. Die dort anfallenden hohen Stuckzahlen sprachen fur
he riz Dntale Kont rol eit j n g en
11
11
Jl (•
ii
Jl 4
T
, \ S, ' ? nicht programmierte Verbindung
1
programmierte — Verbindung
F2 f
'
,
*
' FT
(\
L Bild 15-L
Signalgeber
c=
ProzeB/ Maschine
AaO; Ventil VI ein
^
Mit dem Befehlssymbol wird die Wirkung der Steuerung iiber die Stellglieder auf den ProzeB oder auf sich selbst dargestellt.
Die drei Felder des Symbols dienen zum Eintrag folgender Informationen: Feld 2:
Hier wird die Befehlswirkung eingetragen. Der Befehl wird mit der in Feld 1 angegebenen Zeitbedingung wirksam (AO.O = 1), solange der Eingangswert El = 1 ist.
Feld 1:
Dieses Feld ermoglicht die Kennzeichnung der zeitlichen Wirkung des Befehls in folgender Weise: NS = nicht gespeichert, d. h. der Befehl ist nur wirksam, solange El = 1 ist. S = gespeichert: Sobald El = 1 ist, wird der Befehl gespeichert wirksam. Er bleibt unabhangig von El solange wirksam, bis er gespeichert zuriickgesetzt wird. NSD = nicht gespeichert, aber verzogert: Wenn El = 1 wird, dann wird der Befehl nach einer zusatzlichen Verzogerungszeit wirksam. Mit El = 0 wird er sofort wirkungslos.
Feld 3:
Hier kann eine Kennziffer eingetragen werden fur eine nicht gezeichnete WirkungsHnie, die aus dem Befehlsfeld austritt und die Befehlswirkung tragt.
15.5 Programmierung mit Software-Bausteinen
565
- SO: Warten in Grundstellung, bis die Starttaste BO A0.0\—Heizung BOH EO.O betatigt wird; SPS - SI: Fiillen uber Ventil VI, bis Niveau N2 {B2 = 1) Bl—I E01 A01 h-Ventil VI erreicht ist; A0.2 kventil V2 - S2: Heizen, bis die Heizzeit tl = 50 s abgelaufen B2 E0.2 ist; - S3: Leeren iiber Ventil V2, bis das Niveau Nl Bild 15-16. SPS-Anschlufibelegung fur die Abfullsteuerung. unterschritten (Bl = 0) ist. Losung: Als Grundlage fiir die Realisierung dient zweckmaBigerweise eine grafische Darstellung des Steuerungsablaufs. Der Steuerungsablauf derartiger Ablaufsteuerungen laBt sich sehr iibersichtlich grafisch im Funktionsplan nach DIN 40719 Teil 16 darstellen. Hierbei werden einerseits die Symbole fiir logische Verknupfungen mit geringfiigigen Erweiterungen und andererseits zusatzliche Symbole zur Darstellung von Ablaufschritten und Befehlswirkungen verwendet. Diese Symbole sind in Tabelle 15-13 erlautert. Der Funktionsplan fur den Steuerungsablauf der Abfulleinrichtung ist in Bild 15-15 dargestellt. Hierbei wurde die SPS-AnschluBbelegung von Bild 15-16 zugrundegelegt. Als Zeitgeber dient Tl. Bei der Realisierung der Ablaufsteuerung mit der SPS miissen einerseits die Ablaufschritte dargestellt und andererseits die Befehlsausgaben erzeugt werden.
Die Darstellung der Ablaufschritte, d. h. das Speichern der Stellung im Steuerungsablauf, erfolgt in der Weise, daB jedem Ablaufschritt Si (i = 0,1, 2, 3) ein Merker (hier MLi) als Schrittmerker zugeordnet wird mit folgender Bedeutung: Fiir Ml.i=\ steht die Steuerung im Schritt Si, fiir Ml.i = 0 steht sie nicht in Schritt Si (/ = 0 ... 3). Im SPS-Programm wird zweckmaBigerweise in einem ersten Teil fiir jeden Ablaufschritt das Setzen und RUcksetzen der Schrittmerker abhangig von der jeweiligen V^eiterschaltbedingung und in einem zweiten Teil das Erzeugen der Befehlsausgaben programmiert. In Tabelle 15-14 ist das zugehorige Programm dargestellt.
15.5 Programmierung mit Software-Bausteinen
Bei einfacheren speicherprogrammierbaren Steuerungen wird das Anwenderprogramm in jedem Programmzyklus vom Anfang bis zum -SI > keiner der Schritte gesetzt Ende im Prinzip linear durchlaufen. Im Gegen-S£ -S3 , satz dazu bieten komfortable Steuerungen die Moglichkeit der strukturierten Programmierung mit Software-Bausteinen. Hier kann das >^ Anwenderprogramm in Teilprogramme zerlegt 1 und mit verschiedenen Bausteinen programso miert werden, wodurch eine iibersichtliche GlieWarten derung und Ablaufstruktur des Anwenderpro-EO.O ; Starttaste BO betatigt gramms entsteht (Bild 15-17). Es gibt folgende Arten von Software-BausteiNS A0.1 ; Ventil VI ein SI nen: FiJilen - Organisationsbausteine (OB) -EO. 2 ; Niveau N2 erreicht Mit ihnen wird die Ablaufstruktur festgelegt, S2 NS AO.O; Heizungein d.h. die Reihenfolge, in der die einzelnen NSD Wartezeit fi = 50s Heizen 1 Software-Bausteine in jedem Programmzyklus bearbeitet werden. - 1 ; Wartezeit t^ = 50 s abgelaufen - Programmbausteine (PB) NS A0.2; Ventil V2 ein S3 Ein Programmbaustein enthalt vom AnwenLeeren derprogramm einen in sich geschlossenen Teil zur Reahsierung einer technologischen Bild 15-15. Funktionsplan fiir den Steuerungsablauf.Teilaufgabe, wie die Steuerung eines Anla-E0.1 ; Niveau Nl unterschritten
mra
r
r
r
566
15 Speicherprogrammierbare Steuerungen
Tabelle 15-14. SPS-Programm fiir die Abfullsteuerung. Befehl
Wirkung
M1.3
Weiterschalten nach Schritt SO Priifung, ob Einschalten der Steuerung vorliegt, d. h. ob alle Schritte SO . .. S3 zuriickgesetzt sind. MO.O = 1 beim Einschalten, sonst MO.O = 0. Wenn Schritt S3 gesetzt und Niveau Nl unterschritten ist Oder Einschalten vorliegt, dann Schritt SO bzw. Merker MO.O setzen und Schritt S3 riicksetzen.
Ml.O EO.O Ml.l Ml.O
Weiterschalten nach Schritt SI Wenn Schritt SO gesetzt und Starttaste BO betatigt ist, Schritt SI setzen und Schritt SO riicksetzen.
U Ml.l U E0.2 S M1.2 R Ml.l U M1.2 LKS50 S Tl
Weiterschalten nach Schritt S2 Wenn Schritt SI gesetzt und Niveau N2 erreicht ist. dann Schritt S2 setzen und Schritt SI riicksetzen. Wenn S2 gesetzt wird, dann Zeit ^/ = 50 s laden und Timer Tl starten.
UN UN UN UN =
Ml.O Ml J M1.2 M1.3 MO.O
U Ml.3 UN EO.l 0 MO.O S Ml.O R
U U ' S R
U M1.2 UN Tl S R
M1.3 M1.2
0 Ml.l = AO.l 0 M1.2 = AO.O 0 M1.3 = A0.2 PE
OB 1
Weiterschalten nach Schritt S3 Wenn Schritt S2 gesetzt und die Zeit ^y = 50 s in Tl abgelaufen ist, dann Schritt S3 setzen und Schritt S2 rucksetzen. Befehlsausgaben Wenn Schritt SI gesetzt ist, dann Ventil VI einschalten. Wenn S2 gesetzt ist, dann Heizung einschalten. Wenn S3 gesetzt ist, dann Ventil V2 einschalten. Programmende
genteils oder Programmteile fur verschiedene Betriebsarten. Funktionsbausteine (FB) In einem Funktionsbaustein kann der Anwender haufig benotigte Programmteile oder
PB
c
FB
FB
Ebene 1
Bild 15-17. Programm- und Ablaufstruktur bei der Programmierung mit Software-Bausteinen.
spezielle Funktionen programmieren und defmieren, die im Befehlsvorrat der Steuerung nicht vorhanden sind, z.B. Schieberegister, Schrittketten fur Ablaufsteuerungen oder Zeitiiberwachungsfunktionen. - Datenbausteine (DB) In Datenbausteinen konnen Daten programmiert und bereitgehalten werden, die bei der Abarbeitung des Anwenderprogramms aufgerufen oder verandert werden konnen, z. B. Zahlenwerte oder alphanumerische Zeichen fur Meldetexte. Die Organisationsbausteine werden vom Betriebssystem der Steuerung aufgerufen. Die anderen Bausteine werden wie Unterprogramme von Organisations- oder anderen Bausteinen aufgerufen. Die Gliederung des Anwenderprogramms in Bausteine bringt folgende Vorteile: - Ubersichtliche Struktur des Programms; - einzelne Programmteile sind in sich geschlossen und leicht zu testen; - kiirzere Zykluszeiten als bei linearer Programmierung, da ein Baustein nur dann aufgerufen und bearbeitet wird, wenn dies bei bestimmten ProzeBereignissen erforderlich ist.
15.6 Programmiereinrichtungen Zur Kommunikation zwischen Mensch und Steuerung dienen Programmiergerate mit folgenden Bedien- und Programmiermoglichkeiten:
15.6 Programmiereinrichtungen - Bedienerfuhrung; - Eingabe, Ausgabe, Test und Andern von Steuerprogrammen; - Archivierung von Steuerprogrammen auf einem Massenspeicher (Diskette); - Ubersetzung von Steuerprogrammen in den Maschinenkode und Ubertragung in den Programmspeicher der Steuerung; - Inbetriebnahme einer Steuerung; - Dokumentation des Programms mit einem Drucker. Fiir diese Aufgaben stehen Programmiergerate verschiedener Leistungsstufen zur Verfugung. Fiir geringe Leistungsanforderungen bieten die SPS-Hersteller zu ihren Steuerungen spezielle kompakte Handprogrammiergerdte mit LCDAnzeigen an. Normalerweise werden diese Cerate in der Praxis nur fur die Programmierung von Kompaktsteuerungen mit vergleichsweise kurzen und einfachen Programmen in der Anweisungsliste verwendet. Fiir umfangreichere Programmieraufgaben stehen herstellerspeziflsche Programmiergerate Oder universelle Tischrechner als komfortable Programmiereinrichtungen mit Bildschirm, Diskettenlaufwerk und Drucker zur Verfiigung. Damit ist die Programmmerstellung wahlweise in Anweisungshste, Kontakt- oder Funktionsplan moghch. Diese Geriite bieten auch zusatzhche Funktionen zur Unterstiitzung des Austestens der Anwenderprogramme und der Inbetriebnahme einer Steuerung an der gesteuerten Maschine. Mit dem Diskettenlaufwerk konnen die Programme archiviert und mit dem Drukker dokumentiert werden. Der Trend geht hierbei immer mehr zum universellen Personalcomputer, fiir den der jeweilige SPS-Hersteller die erforderliche spezifische Betriebssoftware zum Einsatz des Rechners als Programmiereinrichtung anbietet.
567
Zur Ubung U15-1: Ein Motorschiitz am Ausgang AO.l einer SPS soil eingeschaltet werden {AO.l = 1), wenn zwei Taster Tl und T2 an den Eingangen EOA und E0.2 gleichzeitig betatigt werden. Das Schiitz soil ausgeschaltet werden, wenn wenigstens einer der beiden Taster T3 und T4 an den Eingangen E0.3 und EOA betatigt wird. ti 15-2: Sofern ein Schalter SI am Eingang EO.l eingeschaltet ist, soil ein Warntongeber am Ausgang A0.2 einer SPS eingeschaltet werden, wenn der Taster T2 am Eingang E0.2 nicht jeweils innerhalb der Zeit t^ =20s nach dem letzten Driicken erneut betatigt wird. Der Warntongeber soil durch Driicken des Tasters T3 am Eingang E0.3 wieder ausgeschaltet werden konnen. U15-3: Durch Betatigung eines Tasters Tl am Eingang EO.l einer SPS soil das Ventil VI am Ausgang AO.l sofort und das Ventil V2 am Ausgang A0.2 mit einer Verzogerung von r^ = 2 s eingeschaltet werden. Durch Betatigung des Tasters T2 am Eingang E0.2 sollen beide Ventile sofort ausgeschaltet werden. U15-4: Die Belegung eines Parkhauses mit 50 Stellplatzen soil mit einer SPS iiberwacht werden. Dazu soil bei der Offnung des (leeren) Parkhauses durch Betatigung eines Tasters TO am Eingang EO.O der SPS ein Vorwahlzahler auf die Vorwahlzahl 50 entsprechend der Anzahl der zur Verfiigung stehenden Platze gestellt werden konnen. Die ein- und ausfahrenden Fahrzeuge werden iiber zwei Geber Gl und G2 an den Eingangen EO.l und E0.2 der SPS erfaBt und im Zahler gezahlt. Jeder von einem einfahrenden Fahrzeug iiber Gl and EO.l erzeugte 0/1-Wechsel soil den Zahlerstand um 1 erniedrigen. Jeder von einem ausfahrenden Fahrzeug iiber G2 an E0.2 erzeugte 0/1Wechsel soil den Zahlerstand um 1 erhohen. Wenn das Parkhaus mit 50 Fahrzeugen voU belegt ist, d. h., wenn der Zahlerstand null erreicht ist, soil am Ausgang AO.l der SPS ein Stopp-Signal {AO.l = 1) ausgegeben werden.
568
16 Schnittstellen, Bussysteme und Netze
16 Schnittstellen, Bussysteme und Netze 16.1 Einfuhrung In der Norm sind die Begriffe folgendermaBen definiert:
gang von Bussystemen und Netzen flieBend ist (es gibt z. B. auch busformige Netzwerke).
16.2 Grundbegriffe der Dateniibertragung
Wichtigste Grundlage jeder Kommunikation (von Mensch zu Mensch, von Mensch zu Maschine oder von Rechner zu Rechner) ist eine Schnittstelle: einheitliche Sprache. In ihr werden die zu iiberVerbindungsstelle zweier Systeme. Die beider- mittelnden Zeichen (z. B. Buchstaben oder Zahseits einer Schnittstelle liegenden Systeme sind len) so verschliisselt (kodiert), daB sie in einer iiber Schnittstellenleitungen miteinander ver- fur den Rechner bearbeitbaren Form als Binarbunden. Schnittstellen sind charakterisiert zeichen vorliegen. Gangige Kodierungen sind durch die technischen Beschaffenheiten, die Art beispielsweise der ASCII-Kode und der EBCDIder mit der Schnittstellenleitung libertragenen Kode (Abschn. 11.2). Es gibt aber auch andere, Signale und die Bedeutung der libertragenen Si- bei der Dateniibertragung bzw. Datenferngnale. Standardisierte Schnittstellen erleichtern iibertragungen genormte Kodes, wie beispielsden Austausch von kommunizierenden Funk- weise: tionseinheiten. - CCITT-Kode Nr. 5 ((IA5), ISO 7-Bit-Kode), Bus: - CCITT-Kode ITA2 (Fernschreibkode, 5-BitVerbindungssystem zwischen Teilnehmern (bzw. Kode) oder Schaltwerken). AUe Datenleitungen des Verbin- CCITT-Kode T 61 (Teletex-Kode, 8-Bitdungssystems gehen an alle Teilnehmer und Kode). werden von alien Teilnehmern gemeinsam genutzt. Zusatzliche Steuerleitungen dienen der Bei der Datenverarbeitung werden die Kommunikationspartner eingeteilt in Sender und EmpVerwaltung. fdnger (Datenquelle und Datensenke). Bei der Netz: Datenferniibertragung tauchen zusatzlich noch Ein lose gekoppeltes System, an dem viele ein- die Begriffe Datenendeinrichtung (DEE oder zelne, rdumlich getrennte Rechner angeschlos- engl.: DTE: Data Terminal Equipment) und sen sind. Die Kommunikation erfolgt durch den Datenubertragungseinrichtung (DLFE oder Austausch von Nachrichten unter Beachtung engl.: DCE: Data Communication Equipment) bestimmter Regeln (Abschn. 16.5.8). Bild 16-1 auf(Bild 16-2). veranschaulicht diese Definitionen. liber eine Schnittstelle (engl.: interface) werden Informationen zwischen zwei Geraten (z. B. zwischen Rechner und Drucker) ausgetauscht. Dabei beschreibt eine Schnittstelle nicht nur die Zahl der Leitungen und deren Bezeichnung, Rechner Modem Telefonleitung Modem Rechner sondern mechanische, funktionale und elekBild 16-2. Stationen einer Datenferniibertragung. trische Eigenschaften der einzelnen Verbindungen. Bei mehr als zwei Teilnehmern spricht man von Bussystemen oder Netzen. Sind alle Kom- Wie Bild 16-2 zeigt, ist eine Datenendeinrichmunikationspartner an einem Leitungsbiindel tung (DEE) beispielsweise ein Computer, eine parallel angeschlossen, dann liegt ein Bus vor, Datenubertragungseinrichtung (DUE) z. B. ein der kleine Entfernungen (ein paar Meter) mit Modem, mit dem digitale Informationen uber hohen Ubertragungsgeschwindigkeiten (z. B. die analoge Telefonleitung ausgetauscht wer10 Mbit/s) iiberwindet. Sind viele Teilnehmer den. Auf der Empfangsseite stehen wiederum iiber eine groBe Entfernung miteinander ver- ein Modem als DUE und ein Computer als bunden, dann hegen Netze vor, wobei der Uber- DEE zur Verfiigung.
16.2 Grundbegriffe der Dateniibertragung a) Schnittstelle
569
Centronics SCSI ESDI HIPPI (10m;2bis200Mbyte/s) Drucker V.24 TTY RS422 (100m;19kbit/s)
• elektrische •funktionale • mechanische Stecker Eigenschaften b)Bus
Sensor 1
Sensor 2
Sensors
Stecker
parallel (wenige cm bis 20 m; 1 Mbyte/s bis 20 Mbyte/s): VME-Bus FAST-BUS Verbindung CANAC-Dataway mehrerer ECB-Bus Gerate lEC-Bus
}
g
^
seriell (2000 m; 100kbit/s bis1000kbit/s) FELDBUS PROFIBUS PDV-Bus
Steuerung 1
}
Steuerung 2
Verbindung von ProzeReinheiten im Fabrikbetrieb
c) Netz Sensor2
Sensor 1 MeBwertRechner
Roboterl 1
Termine
Material
LogistikRechner
Roboter 2
Transport
AuswerteRechner
r
Statistik
Bildl6-1.
Qualitatssicherung
Schnittstelle, Bussystem und Netz.
16.2.1 Arten der Verbindung, des Betriebs und der Ubertragung Wie Bild 16-3 im Teilbild a zeigt, unterscheidet man folgende drei Verbindungsarten: Punkt zu Punkt (end to end) (z. B. Rechner-Drucker),
Punkt zu Gruppe (Multicast) (z. B. Leitrechner zu bestimmten Steuergeraten) und Punkt zu alien (Broadcast) (z. B. Systemmanager an alle Teilnehmer). Bei der Dateniibertragung sind drei Betriebsarten ublich (Bild 16-3b): Simplex-Betrieb (vom
570
16 Schnittstellen, Bussysteme und Netze
Sender zum Empfanger), Halb-Duplex-Betrieb (wahlweise vom Sender zum Empfanger oder vom Empfanger zum Sender) und (Voll-)Duplex-Betrieb (liber zwei getrennte Datenleitungen vom Sender zum Empfanger und vom Empfanger zum Sender). Es gibt grundsatzlich zwei verschiedene Ubertragungsarten (Bild 16-3c): serielle Ubertragung (Zeichen werden nacheinander iibertragen) und parallele Ubertragung (Zeichen werden gleichzeitig auf verschiedenen Leitungen iibertragen). a) Verbindungsarten X X X PunktzuPunkt end to end
"A" = 01 00001
s
E
1
\
"A"
"A"
0 10000 1
Synchroni- Startsation bit
Stopbit
Zeichen
Bild 16-4. Prinzip der Synchronisation bei StartStop- Ubertragung.
Punktzu Gruppe Punkt zu alien Multicast Broadcast b) Betriebsarten S
E
simplex
si
p
halbduplex
sl
IE
duplex
c) Ubertragungsarten Binarzeichen "10100011"
I 10100011 I—^v"0"vo"0"0"^"r ^—| bit 12345678 seriell
loioooii | [ 10100011 1
"1" "0"
"r •"0"
"0" "1"
i 'mm. k
d. h. Sender und Empfanger sind zu synchronisieren (Bild 16-4). Innerhalb einer Zeitspanne fmdet die Synchronisation statt. Daraufhin sendet man ein Startbit, das den Anfang der Ubertragung kennzeichnet. AnschlieBend folgt die Ubertragung (in Bild 16-3 die Bitfolge des Zeichens „A"X ^^^ mit einem Stopbit endet. Damit der Empfanger die Informationen richtig interpretieren kann, muB ihm die Zeitspanne bekannt sein, in der die Pegel auf der Leitung giiltig sind. Da diese Zeitspannen jedoch einer gewissen Toleranz unterliegen, synchronisiert man die Kommunikationspartner zusatzlich noch durch den Datena) asynchrones Datenformat
stop-
i
bit
'
parallel
Bild 16-3. Verbindungs-, Betriebs- und Vbertragungsarten.
Startbit b) synchrones Datenformat
An
Zeichen 1... Zeichen n
16.2.2 Datenformate und Steuerzeichen bei serieller Ubertragung Um bei einer bitseriellen Ubertragung der Daten den Beginn und das Ende eines Zeichens erkennen zu konnen, muB die Ubertragung innerhalb einer gewissen Zeitspanne erfolgen,
Anfang des Blockes Start of text (SOT)
Zeichenubertragung
Ende des Blockes End of text (EDT)
Bild 16-5. Asynchrones und synchrones Datenformat.
16.3 Schnittstellen
571
Strom, und zwar durch ein asynchrones oder ein a) Softvvare-Handshake synchrones Datenformat (Bild 16-5). S E Beim asynchronen Datenformat wird zu Beginn jedes Bytes ein Startbit gesendet und am Ende "sendebereit" jedes Bytes folgen ein oder zwei Stopbits. DaE S durch wird die Synchronisierung vor jedem Zeichen wiederholt. Beim synchronen Datenformat "empfangsbereit" E S werden immer mehrere Bytes zu einem Block (oder auch Rahmen) zusammengefaBt und am Anfang jedes Blockes eine bestimmte Bitfolge "Text" E S (Kontrollbyte oder Steuerzeichen) gesendet. Die einzelnen Bytes der Nachricht werden dann "Text erhalten" 'f ohne jegliche Zusatzkennung iibertragen, bevor S E Zeit 1 das Ende mit einer Bitfolge markiert wird. In der Datenferniibertragung spielen Steuerzeib) Hardware-Handshake chen vor allem deshalb eine wichtige Rolle, weil Datenleitung sendeber^ es hier keine Leitungen gibt, mit denen sich die S f\ ^ • E Ubertragung steuern lieBe. Folgende Gruppen Handshake-Leitungen empfangsbereit von Steuerzeichen sind liblich: S - Ubertragungssteuerzeichen (Kennzeichen von ^ E Anfang und Ende des Textes, Bild 16-5), - Format steuerzeichen (formatierte Textauss ^ ^ E gabe), - Gerdtesteuerzeichen (Ein- und Ausschalten I P von Geraten), • [E s ^ ^ - Kodeerweiterungszeichen (Darstellung be1 Zeit stimmter zusatzlicher Zeichen) und - sonstige Steuerzeichen (z. B. Loschen von Zei- Bild 16-6. Software- und Hardware-Handshake. chen oder akustische Signale). Der Hardware-Handshake ist meist wesentlich schneller als der Software-Handshake, da weniger Zeichen zu iibertragen sind. AuBerdem ist 16.2.3 Ubertragungssteuerung beim Hardware-Handshake die Sicherheit der (Handshake) Dateniibertragung hoher, da ein SpeicheruberUnter Handshake versteht man eine Verstdndi- lauf (Datenpuffer voll) sofort gemeldet werden gung zwischen Sender und Empfanger, damit kann, ohne daB Zeichen verloren gehen konder Sender bzw. der Empfanger weiB, wann er nen. ungestort senden bzw. empfangen kann. Dabei unterscheidet man, wie Bild 16-6 zeigt, zwischen Software-Handshake und Hardware-Hand- 16.3 Schnittstellen shake. Bild 16-7 zeigt eine Ubersicht iiber die SchnittBeim Software-Handshake ist nur eine Leitung stellen mit ihren jeweihgen mechanischen, funkvorhanden. Auf ihr signaUsiert der Sender dem tionalen und elektrischen Eigenschaften. Empfanger, daB er sendebereit ist. Der Empfanger bestatigt das Signal mit empfangsbereit. Daraufhin iibermittelt der Sender die Nachricht 16.3.1 Centronics-Schnittstelle (z. B. einen Text). Der Empfanger bestatigt den Die Centronics-Schnittstelle wurde von der Empfang. Der Hardware-Handshake benutzt Firma Centronics als Druckerschnittstelle entdrei Leitungen: eine Datenleitung zur Daten- wickelt und hat sich als Industriestandard iibertragung und zwei Handshake-Leitungen durchgesetzt. Diese Schnittstelle ist bei den mei(eine fiir sendebereit und eine fur empfangsbe- sten Datenverarbeitungsgeraten bereits stanreit). Sind diese beiden Leitungen aktiviert, dardmaBig eingebaut und ist leicht zu handdann kann die Dateniibertragung stattfinden. haben und zu verstehen.
572
16 Schnittstellen, Bussysteme und Netze Schnittstellen
parallel
seriell 1 Bezeichnung
V.24-V.28
Verbindung inm Peg el
1
1,2 3 V bis 15 V 1 -3Vbis-15V 20000
Einsatz
PC-Peripherie
Bild 16-7.
Ubersicht
TTY
RS-422
RS-423
Obisoo
2
4
20 mA 0mA
0
Ubertragungsrateinbit/s(max.)
1
9600
V^^r
IEEE-488
2
8
8
VA>OV
VAV8
VAV8
2Vbis5V
5V OV
10^
10^
10^
10^
2-10^
groBe Entfemungen, schnelle Ubertragung
DruckerSchnittsfalle
J 1
Laborautomatisierung
Schnittstellen.
ifmMJMyfJMJiJUJiJBJULBUPi
uf^
1
25-poliger Stecker (IBM-PC) 1
36-poliger Stecker
Pin 1 2 3 4 5 6 7 8 9 10 11 2 13 14 15 16 17 18-25
Signal -STROBE DATA 1 DATA 2 DATA 3 DATA 4 DATA 5 DATA 6 DATA? DATA 8 -ACK BUSY PAPER END + SELECT - AUTO FEED - FAULT -INIT(PRIME) - S E L E C T IN GND
Signal -STROBE DATA 0 DATA 1 DATA 2 DATA 3 DATA 4 DATA 5 DATA 6 DATA 7 -ACK BUSY PAPER END + SELECT - AUTO FEED - ERROR - INIT - SELCT IN GND
c) AnschluBnume her unc3 p—
2 3 4 5 6
ACKNOWL. ^ — BUSY
1
Centronics
RS-485
VA 0 A , (/^,,„>5mA) sein, um ein Hochlaufen der Spannung zu vermeiden. Die Referenzspannung (17^^^ = 1,25 V) wird zwischen dem AnschluB „Adjust" und dem Ausgang und damit auch an dem Teilwiderstand i^i = 240 Q aufgebaut. Bild 17-9 zeigt einen einstellbaren dreipoligen Spannungsregler mit seiner auBeren Beschaltung. Der Widerstand Ri soil unmittelbar an den AusgangsanschluB des Reglers plaziert werden, da sich sonst der Spannungsabfall von dem AusgangsLeitungswiderstand auf die Referenzspannung aufstocken wiirde. Den FuBpunkt von R2 aber kann man, um den Widerstand der Riickleitung zu kompensieren, als negative Fiihlleitung bis
Tabelle 17-2. Integrierte Spannungsregler. Einstellbare Regler
Festspannungsregler Ausgangsspannung/V 5, 6, 8, 12, 15, 24 Ausgang
/ 0,1 A
/ < 0,1 A
/ > 0,1 A
positiv
|iA 78 Lxx LM 2931XX
|iA 78xxC
LM 317 L LM 2931 C
LM 2001) LM 317
negativ
LM 79 Lxx
(xA 79 Mxx
-
LM 337
^) Fiinfpoliger IC fur externen Strom-MeBwiderstand
Tabelle 17-3. Eigenschaften von integrierten Spannungsreglern. Parameter
Fest-Spannungsregler
Einstellbare Spannungsregler
Maximale Eingangsspannung
40 V
40 V
Referenzspannung U^^^
1,25V±| auch den minimalen Ausgangsstrom. Der minimale Drosselstrom ^/Lmin kennzeich- geniigen oder, anders ausgedriickt, muB net die Liickgrenze der Drossel, von der ab der ([/A+[/F)(1-4 Drosselstrom gerade auf der oszillografierten (17-9) ^krit> 71 f NuUinie aufsitzt. Der Drosselstrom wird gerade Amin Jsmin null (At^O), bevor der Schalter S wieder schheBt. Der Mittelwert des rein dreieckformi- sein, wobei /^ die Schaltfrequenz, t/p die FluBgen Drosselstroms Z1/L und damit der minimale spannung der Diode D und d das Tastverhaltnis Ausgangsstrom I^^^^ betragt: I^^,, = AIJ2. sind. Wegen der Vormagnetisierung des KernBei Ausgangsstromen, die diesen Wert unter- materials und der thermischen Belastung der schreiten, fangt der Drosselstrom an zu liicken. Drossel ist auBerdem der maximale Ausgangs-
628
17 Stromversorgung
Strom /A max von wesentlicher Bedeutung. Im Normalfall ist der maximale Drossel-Spitzenstrom /LP ^Lp = ^Amax +
a) mit Transformator t>l
T gg
• 2 N:
^^L/2. $D
Ni
Hinweise zur Dimensionierung von Speicherdrosseln Zur Dimensionierung von Speicherdrosseln wendet man unterschiedliche Verfahren an. Manche Hersteller von Ferriten geben eine Hanna-Kurve an, die fur eine Kernform mit einem Material giiltig ist. In den Hanna-Kurven werden L- P liber der optimalen Durchflutung als Funktion des Luftspalts dargestellt. Nicht beriicksichtigt ist die fast ausschiefilich durch den Kupferwiderstand verursachte Eigenerwarmung (Kupferverluste) der Drossel. Deshalb ist eine tabellarische Angabe von optimierten Werten fur eine vorgegebene Temperaturerhohung AS praxisgerecht. Hierin sind angegeben: L- P und die dazugehorigen optimalen Werte fur N ' /, die Breite des Luftspaltes SL und die effektive Uberlagerungspermeabilitat jU^ff (z1) bei einer defmierten Temperaturerhohung AS. Andere Hersteller beschranken sich auf die Angabe der reversiblen Permeabilitat in Abhangigkeit von der Feldstarke H mit der effektiven Permeabilitat als Parameter. Diese Kurven gestatten eine Abschatzung des Verlaufs der Induktivitat bei zunehmender Gleichstromvormagnetisierung. 17.3.2.2 Eintakt-FluBwandler mit Transformator Am haufigsten verwendet man den EintaktFluBv^andler (engl.: single ended forward converter) genannten Konverter. Deshalb sei nachfolgend naher auf diese Ausfuhrungsform eingegangen (Bild 17-13). An der Schaltung im Bild 17-13 a ist leicht zu erkennen, daB der Tiefsetzsteller durch das Einfugen des Transformators Tr sowie durch die zwei Dioden D2 und D3 erganzt ist. An die Stelle des Schalters S beim Tiefsetzsteller (Bild 17-12) ist die Diode D2 getreten. Die Funktion des Schalters S wird vom Transistor T iibernommen, der in Serie zur Primarwicklung N^ gelegt ist. Der Transformator Tr ermoglicht nicht nur eine Potentialtrennung, sondern durch die Wahl eines geeigneten tJbersetzungsverhaltnisses ein auch in der Praxis reahsierbares Tastverhaltnis. Da der Transformator T nur unipolar angesteu-
b) Zwei-Transistor-FluSwandler -o
1
0
Bild 17-13. Eintakt-Flufiwandler. ert wird (I. Quadrant der 5H-Schleife) und die Werte fur die Feldstarke durch die Neukurve begrenzt sind, benotigt dieser in der Kegel eine Abmagnetisierungswicklung N3. Diese Wicklung N3 ermoglicht eine kontrollierte Abgabe der vom Transformatorkern selbst aufgenommenen Magnetisierungsenergie. AuBerdem wird die KoUektor-Emitter-Spannung des Transistors begrenzt. Der Wickelsinn der einzelnen Transformatorwicklungen ist durch Punkte gekennzeichnet. Bei eingeschaltetem Transistor T liegt die Eingangsspannung U^ an der Wicklung N^, und die Eingangsspannung wird entsprechend dem Verhaltnis der Windungszahlen zueinander auf die iibrigen Wicklungen iibertragen. Die Spannung an der Sekundarwicklung N2 ist tjber die nun leitende Diode D2 wird der daran angeschlossene Tiefsetzsteller gespeist (Abschn. 17.3.2.1). Wahrend der Einschaltdauer des Transistors T ist der iibersetzte Ausgangsstrom I[ = I IS ^1/^2 d^s Transformators von seinem eigenen Magnetisierungsstrom I^j^. iiberlagert. Damit wird der Primarstrom Nach dem Ausschalten des Transistors T flieBt der Magnetisierungsstrom des Transformators
17.3 Getaktete Stromversorgungen I^j uber die Diode D3 und die Wicklung N3 zuriick in die Quelle. Solange der Transformator abmagnetisiert wird, liegt an der Wicklung N3 die Spannung U^ + 1/F(D3) ^^' Diese Spannung liegt entsprechend dem Verhaltnis der Windungszahl auch an der Wicklung N ^ . Die Spannung an N^ addiert sich zur Eingangsspannung und liegt am Kollektor des Transistors T.
629
dmax — ^'25 begrenzt ist, die Eingangsspannung U^ = 24,8 V und die Dioden-DurchfluBspannung U^^^y^) = 0,8 V betragt? Losung: Mit
1/NI
wird U^
r,i„ = C/N3 t^^3 und d =-~
\-d
l/^i
und mit
V^
N,
Nachdem der Abmagnetisierungsstrom nicht mehr durch die Diode D3 flieBt, sinkt die Kol- wird das Verhaltnis der Windungen zueinander lektorspannung relativ langsam, bis diese auf der Eingangsspannung verharrt. Sobald die Diode D3 stromlos ist, wird ein Schwingkreis, der aus der Hauptinduktivitat Lj^ des Transformators und seiner Wicklungskapazitat C gebildet In der Sperrphase des Transistors mufi der Trafo iiber wird, nicht mehr durch Schaltungselemente be- seine Wicklung N3 abmagnetisieren. Der Magnetidampft. Deshalb entspricht die Kurvenform, sierungsstrom flieBt iiber die Diode D3 in den Einmit der die Kollektorspannung absinkt, einem gang zuriick. An der Wicklung N3 liegt die Spannung N3 — "^E" ^F(D3)- Demnach ist in der Sperrphase t/N3=t4 Cosinus zwischen < 0° und 90°. die Spannung an der Wicklung N^ Wenn die Kollektorspannung den Wert der Eingangsspannung erreicht hat, versucht die 1-d N, Schwingkreisspannung sich umzupolen. Daran wird sie aber gehindert, da die Spannung an der Damit wird die Kollektorspannung Sekundarwicklung N2 nur leicht positiv werden kann. An der Freilauf-Diode D^ bildet der Drosselstrom I^ eine FluBspannung. Da die FluBspannung an der Gleichrichter-Diode D2 fast gleich groB ist, kann die Spannung an der Fiir das Beispiel ergibt sich, daB an der Wicklung N^ Sekundarwicklung nur nahe null Volt sein. 1 - 0,25 — (24,8 V - 0,8 V) = 72 V Um eine Sattigung des Transformatorkerns zu die Spannung U^^ = verhindern, muB die wahrend der Einschaltzeit liegt und damit am Kollektor t/cE(T) = ^MI + ^E des Transistors T, also die wahrend der Auf= 72 V + 24,8 V = 96,8 V Dies ist die hochste Kolmagnetisierungszeit gebildete Spannungs-Zeit- lektorspannung. Die maximale Kollektorspannung flache U • t^-^^ gleich der Spannungs-Zeitflache fiir C/p(D3) 0 ist, hat dieser einen trapezformigen Verlauf. Deshalb bezeichnet man Wandler mit dieser Betriebsart auch als Trapez-Sperrwandler. Seine Ausgangsspannung ist unabhangig von der Last, wenn man den Spannungsabfall der realen Schaltung vernachlassigt. Der trapezformige Betrieb ist besonders fur Anwendungen mit geringen Schwankungen des Laststroms geeignet. Bei dreieckformigem Strom verlauf wird die von der Induktivitat aufgenommene Energie W^ in der Sperrphase vollstandig wieder abgegeben.
17.3 Getaktete Stromversorgungen
Die gespeicherte Energie ist W^= J
U^Idt.
0
Zusammen mit dem in der Formel (17-8) definierten Strom / L wird die gespeicherte Energie W^=UitlJ2'L. 17.3.3.1 Hoch- und Tiefsetzsteller Die Grundform des Sperrwandlers ist der invertierende Hoch- und Tiefsetzsteller, dessen Prinzip in Bild 17-16 a dargestellt ist. Diesen nennt man auch Drossel-Inverswandler, Umkehrsteller, Imers-Hochsetzsteller und im Englischen flyback converter oder buck-boost converter. Er liefert eine gegenuber der Eingangsspannung inverse Ausgangsspannung. Bei nicht unterbrochenem Drosselstrom (/L > 0) und der Definition fiir das Tastverhaltnis d = tgin/^ wird aus ^E • ^ein = ^ A ( ^ ~ ^ein) ^^^ damit dic Ausgangsspannung
seite abgegebenen Energie W^. Die Eingangsleistung ist P^ = P^= W^ f = W^ f if = Schaltfrequenz) und damit wird die primare Induktivitat L p = C/Emin ^ein " / ^ ^Emax '
wobei d als Tastverhaltnis definiert ist. Begrenzt man das maximale Tastverhaltnis, wie in der Praxis iibhch, auf J = 0,5, so vereinfacht sich der Ausdruck fur die primare Induktivitat wie folgt: Lp — U^jnin
T/^U^I,
(17-13)
Zur weiteren Betrachtung wird der Kondensator C2 als sehr groB und verlustfrei angenommen, damit er in der Lage ist, den Sekundarstrom 12 so zu integrieren, daB ein konstanter (Ladungserhaltung). Ausgangsstrom I^ flieBt Dann gilt T
T
und
|t/Al = t/E
633
•2dt = | /
I^Al + t/p.
.dt = h
0
Aus diesen Beziehungen wird deuthch, daB, verglichen mit einem DurchfluBwandler, kleinere Anderungen des Tastverhaltnisses ausreichen, um einen gleich hohen Hub der Eingangsspannung auszugleichen.
T
a) Hoch- und Tiefsetzteller S^
(i
i^
'2,^0
0
1
i
±
IRL
, 1
i ' ^ s , ^ ^
"^
'
D
+
(=
'r
s
]
,u.
T 2
2
2 ^A — ^ s h ~ wird die Induktivitat L^ der Sekundarwicklung
h •
b) Hochsetzteller L
I
und mit
'u.
1
''U^
Bei einem maximalen Ausgangsstrom /A max und einem auf J = 0,5 begrenzten Tastverhaltnis muB der von L^ gespeiste Strom (2 null werden, wenn die maximale Ausschaltzeit /^ausmin =T/2 erreicht wird. Damit ist
Ls=U^T/^I,
+
+ RL
i^
"• it/s, Bild 17-16. Sperrwandler. 17.3.3.2 Sperrwandler mit Transformator Wird ein Transformator verwendet (Bild 17-17), so ist, abgesehen von den Kupfer- und den Kernverlusten, die auf der Primarseite gespeicherte Energie W^ gleich der von der Sekundar-
(17-14)
17.3.3.3 Hochsetzsteller Dieser hat die Bezeichnung Aufwdrtswandler, Drossel-Aufwdrtswandler und im Englischen: boost converter oder step up converter (Bild 1716 b). Dieser Wandler stockt seine Spannung auf die Eingangsspannung auf, so daB sie groBer und im Grenzfall gleich dieser ist. Mit diesem Wandlertyp ist ein hoher Gesamtwirkungsgrad zu erreichen. Bei nicht unterbrochenem Ausgangsstrom ( / L > 0 ) gelten folgende Zusammenhange fiir die Ausgangsspannung U^ und die Einschaltzeit L:,:
634
17 Stromversorgung
a) Einfachausgang
1/A =
^P
1-d
und
L, = r
1-
17.3.4 Resonanzwandler
b) Mehrfachausgang
I
4
o
'
^//J / 7-/ 7. Transformator-Sperrwandler. a) Drosselstrom 7L2 , Kondensatorspannung 6/^4 und Steuersignale
b) Stromlaufplan
SL)5 Tri
D, 1>I T
L, J^H.
8 L, »
Bild 17-18. Quasi-Resonanzw andler.
L,
Ein Serien- oder ein Parallelschwingkreis ist das gemeinsame Merkmal aller Resonanzwandler. Der wesentliche Vorteil des Resonanzwandlers ist der nahezu sinusformige Verlauf seiner Strome und Spannungen. Hohe Schaltverluste konnen bei konventionellen Wandlern im Leistungstransistor entstehen, well im Strom-Maximum ausgeschaltet wird. Da bei Resonanzwandlern im Nulldurchgang des Stroms Oder der Spannung geschaltet wird, entstehen keine Schaltverluste. Die Ausgangsspannung regelt man durch eine Anderung der Schaltfrequenz, aber die Einschaltzeit oder die Ausschaltzeit bleibt konstant. Die Schaltfrequenzen liegen oberhalb von /^ > 200 kHz und reichen derzeit bis zu /s = 10 MHz. Durch die hohe Frequenz konnen der Transformator und die Filterkondensatoren kleiner werden als bei Sperr- oder DurchfluBwandlern. Von praktischer Bedeutung sind die von Sperroder DurchfluBwandlern abgeleiteten QuasiResonanzwandler. Ein Quasi-Resonanzwandler mit einem Serienresonanzkreis (L2, C4) und einer parallelen Ankopplung des Leistungstransformators Tr ist in Bild 17-18 dargestellt. Damit das Schalten stromlos geschieht, arbeitet der Wandler mit einer Totzeit, wahrend der kein Strom im Schwingkreis flieBt. Deshalb muB die Schaltfrequenz /^ kleiner als die Resonanzfrequenz /^ des Schwingkreises sein. Das Zeitintervall vom Beginn des Durchschaltens eines Transistors (TJ bis zu dem Zeitpunkt, an dem der gegeniiberliegende Briickentransistor (T2) anfangt zu leiten, entspricht einer Halbperiode. Eine Halbperiode kann man in fiinf Abschnitte (A bis C) unterteilen. Zu Beginn des Abschnitts AflieBtnur der noch abklingende Drosselstrom von Li uber die Dioden D^ und D2. Wenn der Transistor T^ eingeschaltet wird, steigt der Drosselstrom in L2 linear an. Die Diode D2 sperrt solange, bis der uber die Diode D^ flieBende iibersetzte Drosselstrom in L2 groBer wird als der Drosselstrom in L^ (Abschn. 17.4.2.3). Nun wird zu Beginn des Abschnitts B der Schwingkreiskondensator C4 geladen, und die Spannung an ihm steigt sinusformig an. Die
17.3 Getaktete Stromversorgungen Last beeinfluBt die Kurvenform nicht, da sich diese durch L^ wie eine Stromsenke verhalt. Nur die Stromamplitude wird von dem ubersetzten Ausgangsstrom iiberlagert, so daB diese nicht mittensymmetrisch zur Nullinie ist. Wenn der Drosselstrom null wird, beginnt der Abschnitt C, und der Kondensatorstrom von C4 flieBt iiber die Diode D^ zuruck in die Quelle. Wahrend des Abschnitts C muB der Transistor abgeschaltet werden, damit dies stromlos und damit frei von Schaltverlusten geschehen kann. Der Ausgangsstrom ist nur so weit zu erhohen, daB ein RiickfluB von Energie noch moglich ist und der Transistor T^ stromlos bleibt. Der Abschnitt D beginnt, wenn der Strom in der Schwingkreisdrossel L2 wieder null geworden ist. Nun entladt sich der Kondensator C4 hnear in die als Stromsenke wirkende Last. Wenn der Kondensator C4 entladen ist, beginnt mit dem Abschnitt E die sogenannte Totzeit. Es flieBt nur noch sekundarer Drosselstrom, der, aufgeteilt durch die beiden Halften der Transformator-Sekundarwicklung, gleichzeitig durch die Dioden D^ und D2 flieBt. Wenn der Transistor T2 eingeschaltet wird, beginnt die zweite Halbperiode und damit der Abschnitt Aj. Zu Beginn des Abschnitts B^ wird die Diode D^ gesperrt, und die Spannung am Kondensator C4 beginnt mit negativer AmpHtude sinusformig anzusteigen.
17.3.5 Eingangsfilter Mit dem Eingangsfilter soil der durch den Leistungstransistor T periodisch unterbrochene Strom so gegldttet werden, daB ein Gleichstrom mit nur noch kleinem Oberwellengehalt entCM
I
steht. Eine ausreichende Siebung ist erforderhch, um die gesetzhchen Bestimmungen zur Funk-Entstorung zu erfullen. Der zwischen den beiden Eingangsleitungen zu filternde Strom ist symmetrisch, also in beiden Leitungen entgegengesetzt gleich groB. Man spricht von einem Gegentakt-Storsignal (engl.: differential mode noise). Dieses Gegentakt-Storsignal wird wirksam mit einem n-Filter unterdriickt, wie es in Bild 17-19 dargestellt ist. Der Kondensator C^ muB bei der Schaltfrequenz /^ und mindestens noch bei der dritten Oberwelle ( 3 / J eine niedrige Impedanz Z aufweisen. Seine Kapazitat C sollte dennoch moghchst groB und sein Ersatz-Serienwiderstand ESR bei f>f^ moglichst niedrig sein. AuBerdem muB seine Strombelastbarkeit ausreichend hoch sein. Zur Bestimmung des effektiven Kondensatorstroms /cieff ist es ausreichend, den Kollektorstrom I^ als rechteckformig anzunehmen. Mit der Definition des
(17-15)
^Cleff = ^ C \ / « ^ ( l - ^ ) -
Mit d = 0,5 erreicht der Kondensatorstrom sein Maximum, und der Eingangsstrom I^ entspricht dem Kondensator-Effektivstrom /ceff Da jeder pulsbreitengeregelte Konverier eine hyperbelformige Eingangscharakteristik (Leistungshyperbel) aufweist, ist die Eingangsimpedanz R^ negativ und es gilt: R^ = dUldt = — Ui/P^. Die vom Konverier aus betrachtete Impedanz Z des Filters ist im Resonanzfall naherungsweise \Z\=L/C • R, wobei R der Ersatz-Serienwiderstand ESR des Kondensators Ci ist. Die negative Eingangsimpedanz R^ des
DM
^1—T-Tr-? T—*-*
C4
=^c.
r Bild 17-19. Eingangsfilter.
rrtepl
TAESRI
}i
.J
L' . J
T,J—\ri
D
635
0'
Pulsbreitenmodulator
ED"' V
-•—o
1
636
17 Stromversorgung
Konverters ist mit der Impedanz Z des Filters parallel geschaltet. Der resultierende Gesamtwiderstand Rp stellt sich wie folgt dar:
1
(17-16)
iVp —
L
Ul^,
und mufi positiv sein, damit das Eingangsfilter nicht vom Konverter zum Schwingen angeregt wird. In der Praxis dimensioniert man den Kondensator Ci so, daB dieser den geforderten Effektivstrom aufnehmen kann. Eine Parallelschaltung mehrerer Kondensatoren ergibt meistens niedrigere Werte fiir den ESR, als dies mit nur einem Kondensator bei vergleichbarem Kapazitatswert zu erreichen ist. Der am Kondensator Ci verbleibende Wechselspannungsanteil wird durch den aus L^ und C3 gebildeten Spannungsteiler verringert. Wegen der recht niedrigen Grenzfrequenzen von Elektrolytkondensatoren und der Drossel L^ ist ein solches Filter nur bis zu einigen hundert Kiloherz wirksam. AuBerdem sind unsymmetrische Storspannungen auf den Eingangsleitungen uberlagert. Unsymmetrische Spannungen bezeichnet man auch als Gleichtaktspannungen (engl.: common mode voltage). Unsymmetrische Spannungen sind zwischen den Eingangsleitungen und einer Bezugsmasse (z. B. Gehause) wirksam und werden durch ein Filter, das aus der stromkompensierten Drossel L2 und den sogenannten YKondensatoren C4 und C^ besteht, unterdriickt. Ein Beispiel zur Entstehung von unsymmetrischen Storspannungen ist mit der Kapazitat CK angedeutet; CK ist die parasitare Kapazitat zwischen dem Schalttransistor T und dem Kiihlkorper, auf dem dieser isoliert montiert ist.
a) Wie groB sind die Tastverhaltnisse d, wenn die Dioden- und die Kupferverluste sowie das dynamische Verhalten des Reglers vernachlaBigt werden? b) Wie groB muB die Induktivitat L der Speicherdrossel werden, wenn ein luckender Betrieb unerwiinscht ist? c) Fur welchen Spitzenstrom i^^ muB die Drossel dimensioniert werden, wenn der Wert der tatsachHch verwendeten Drossel L = 0,5 mH betragt?
17.4 Regelungstechnik 17.4.1 Fiihlerleitungen Ausregelung der Leitungswiderstande Mit Hilfe der Fiihlerleitungen (engl.: sense hues) wird die Summe der Zuleitungswiderstande i^ii, 1^12, i^Ai ^^^ ^A2 t)is zur Last R^ kompensiert. An den Punkten, an denen die Fiihlerleitungen + S und — S angeschlossen sind, werden Lastanderungen vollstandig ausgeregelt (Bild 17-20), und der statische Innenwiderstand R^ wird demnach zu i^i = 0 Q.. Da die Spannungen UR2 = ^Ref == konstant sind, ist auch die Spannung URI = konstant. Damit muB auch die Ausgangsspannung l/^ stabil sein. Die zwischen den Buchsen 1 und 2 anliegende Spannung U^ ist hoher: ^Jf = / A ( ^ A I + ^ A 2 ) + ^\- ^^ ^i^^^* praxisgerechten Schaltung muB man die Fiihlerleitungen unterbrechen konnen, ohne daB die Ausgangsspannung bis fast auf die Hohe der Eingangsspannung hochlaufen kann. Um dies zu verhindern, schaltet man jeweils einen Widerstand zwischen die Buchse 1 und 3 sowie zwischen 3 und 4. Kompensation ohne Fiihlerleitungen Dieses Verfahren ist in Bild 17-21 dargestellt. Ist das Herausfiihren von Fiihlerleitungen aus der Stromversorgung nicht moglich, aber der Wert des externen Leitungswiderstandes K^ bekannt.
Zur Ubung U173-1: Ein elektronischer Verbraucher soil an einem 12-V-Kraftfahrzeug-Bordnetz betrieben werden, dessen Spannung im Bereich 9,5 V ^ U^ ^ 14,4 V schwankt. Es wird eine Versorgungsspannung von L/^ = 5 V benotigt, und der Strombedarf bewegt sich im Bereich 0,1 A ^ /^ ^ 1 A. Eine Potentialtrennung ist nicht erforderhch. Die FluBspannung der Diode betragt Up = 0,9 V. Der Konverter soil als Tiefsetzsteller mit einer Schaltfrequenz /^ = 50 kHz getaktet werden.
4=c, %^ i^E
< R
I
•
1
O
•
4
RA2
4
Bild 17-20. Fiihlerleitungen; Ausregelung von Leitungswiderstdnden.
17.4 Regelungstechnik
637
a) Schaltbild
tIKi
PiiD; 1U, -o
C3
^3
4—*•
Pulsdauer- l i - < ^ ^ T modulator (PWM)
Bild 17-21. Kompensation eines externen Leitungs-
U^l
so kann dieser kompensiert werden. Dies bedeutet, daB die Stromversorgung einen negativen Ausgangswiderstand erhalt. Wegen des negativen Innenwiderstandes muB besonders darauf geachtet werden, daB die Stromversorgung nicht schwingt. Um eine Kompensation zu erreichen, muB man auf die Referenzspannung eine Spannung A U^^^ aufstocken, die sich proportional zum Ausgangsstrom andert. Hierzu kann der Widerstand R^2 genutzt werden, da dieser meist ungewollt in Form einer gedruckten Leiterbahn vorhanden ist. Den Widerstand K,2 kann man wie folgt defmieren:
b) Regelungstechnisches Blockschaltbild Regel-
'uZ?^verstarker '^J
T,Tr
PWM ^R
L,C2
1 J,
C2 parallel HA
d
^ D :?
Bild 17-22. Regelung eines Flufiwandlers.
wert dar und wird mit der Referenzspannung [/Ref (Istwert) verglichen. Getaktete Stromversorgungen benotigen in ihrem Ausgangskreis ein Filter (C- oder LC), um die Spannungs- und Strompulse auf sehr kleine Ro Amplituden im Verhaltnis zur Ausgangsspan^T9 — R^ nung zu dampfen. Wegen des Filters konnen Ri^Ri schnelle Vorgange am Ausgang einer StromverBeispiel sorgung (Istwert) nur gedampft auftreten. Die 17.4-1: Ein vor dem Verbraucher liegender Leitungs- am Ausgang verbleibende Brummspannung bewiderstand Rp^ = 0,08 Q soil kompensiert werden. Es deutet eine Abweichung vom Sollwert der Aussind folgende Vorgaben zu berucksichtigen: t/^ = gangsspannung V^. Innerhalb einer Taktperi5,0 V, 4 = 12,5 A, t/R^f = 2,5V, R^ = R2 = R. Der ode liegt die Ausgangsspannung zuerst iiber Widerstand R12 ist zu bestimmen. dem Sollwert und dann unter diesem. Eine Ausregelung ist prinzipiell nicht moglich, da sich Losung: das vom Pulsdauermodulator (PWM) abgegeDer Zuleitungswiderstand R^ erzeugt einen externen bene Tastverhaltnis d innerhalb von einer PeriSpannungsabfall von AU =1Y. Um bei /^ = 12,5 A ode nicht andern kann. Das Tastverhaltnis d ist eine um 1 V erhohte Ausgangsspannung zu erzeugen, proportional zur Ausgangsspannung des RegelmuB verstarkers. Die Ausgangsspannung ist mit der R -- 0,08 Q • 0,5 = 40 mQ sein. Brummspannung der Frequenz /^ iiberlagert. 2R Damit das Tastverhaltnis wahrend einer PeriMit U^ = (t/^ef + 4 • ^12) - V - ' - ^^^^ ^A = 6,0 V ode konstant bleibt, soil der Regelverstarker bei und damit die Spannung am Lastwiderstand t/^L = der Schaltfrequenz /^ nicht verstarken. An dem 5,0 V. aus den Widerstanden jR^ und ^ 2 gebildeten Teller wird 17.4.2 Regelung eines FluBwandlers In Bild 17-22 a ist ein Eintakt-FluBwandler zusammen mit den zur Regelung erforderlichen Schaltungsteilen dargestellt. In Teilbild b ist das regeltechnische Ersatzschaltbild wiedergegeben. Die Ausgangsspannung L/^ stellt den Soll-
Ui=U^
R2' Ri R,^R2
Die Parallelschaltung von R^ und R2 ist R' =
R.
i^l+i^2
638
17 Stromversorgung
Damit wird die Spannung UR = (UR^f —U^) = 1 R. H ^1 mit p=j(o ergibt sich fur R' pC^R'J WechselgroBen (U^ef = konst, U^^^« = 0) U^ = 1 R. und damit die •U^ Ri-]-R^\R' pC2R'^ Ausgangsspannung des Regelverstarkers
Die Einzel-Wirkungsgrade sind: Speicherdrossel: 50 W: (50W + 3W) =0,943 Gleichrichter: 53 W: (53W + 6W) =0,898 Transformator: 59 W: (59W + 1,5W) =0,955 Schalttransistor: 60,5 W: (60,5 W +1,2 W) = 0,981 Ansteuerung: 61,7 W: (61,7 W + 1,6 W) = 0,945. Ohne Eingangsfilter betragt der Wirkungsgrad r] = 0,789. Bei der Eingangsspannung C/^ = 24 V betragt der Eingangsstrom etwa I^ = IfiA A und die Kupferverluste des Filters P = 0,7 W Der Wirkungsgrad des Eingangsfilters ist 63,3 W/(63,3 W + 0,7 W) = 0,898. Der Gesamtwirkungsgrad betragt damit rj = 0,781.
mit dem P-Anteil R^/Ri und dem P/-Knick im Bode-Diagramm bei R^/R^ = l/cOiC2Pi, wobei C0i = I/C2R3 ist. Der Eckpunkt fiir coj muB bei kleineren Frequenzen liegen als die Resonanzfrequenz des Ausgangsfilters, damit die Phase des Regelverstarkers bei 0° ist, wenn die Phase des Ausgangsfilters 180° erreicht.
17.5.1 Entwarmung (Warmeiibertragung)
i+
Die Zuverlassigkeit und damit auch die Lebensdauer einer elektronischen Schaltung wird wesentlich durch die Kristalltemperatur (junction temperature 5j) der darin verwendeten Halbleiterbauelemente bestimmt. Man unterscheidet drei Arten von Warmeiibertragung: die Wdrmeleitung, die Konvektion und die Wdrmestrahlung. Die Strahlung hat wegen der anzustrebenden kleinen Temperaturgefalle, der niedrigen 17.5 Wirkungsgrad Emissionsgrade 8 und der sie iiberlagernden Konvektion auBer in Systemen fiir die RaumDer Wirkungsgrad ist definiert als Y\ = VJP^, fahrt keine groBe Bedeutung. Fiir Sihciummit P^ als abgegebener und P^ als aufgenommeTransistoren werden von den Herstellern zulasner Leistung. Der Wirkungsgrad einer pulsbreisige Werte fiir ^j angegeben, die zwischen tengeregelten Stromversorgung ist wesentlich hoher als derjenige einer Stromversorgung, die 150°C,66a\X^=6()a\Z =
R+]{X^'^Xc)\Z=UII=^sJ^T{X^^^
= 133,28 r^-133,3 a. b) Z = (133,3-y 3,66) Q. c) tan l
Di-
& \—?z
>1 D,-
&
U 11.4-1: 128, 256, 1024 und 4096 Felder. U11.4-2: UND: A B 0 0 1 1
ODER: A B
u
0 1 0
0 0 0
1 11 1 B
0 0 1 1
0 1 0
0 1 1
0 0 1 1
1 11 1 B
B
Excl.-ODER: A B
0
B
0 0 0 0 0 0 0 0 1 1 1
0 0 0 0
0 0 1 1 1 1 0 0 0 0 1
hexadezimale Zahlen: Y
D3
D2
Di
0 1 1 0 0 1 1 0 0 1 1
0 0 0 0 0 0 0 0 1 1 1
0 0 0 0 1 1 1 1 0 0 0
0 0 1 1 0 0 1 1 0 0 1
Do 0 1 0 1 0 1 0 1 0 1 0
10 ^ 1 1
1 11 0 B
0 U 11.4-3: a) Gray-Kode: G R A
0 1 0 B
649
650
18 Losungen der Ubungsaufgaben Gray-Kode: A G R 1 0 0 0 0
hexadezimale Zahlen: D, D3 Di Do 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1
Y
1 1 1 0 0
0 0 1 1 0
b) Do = (G • R • A • Y) + (G • R • A • Y) + (G • R • A • Y) + (G • R • A • Y) + (G • R • A • Y) + (G • R • A • Y) + (G • R • A • Y) + (G • R • A • Y) Di = (G • R • A • Y) + (G • R • A • Y) + (G • R • A • Y) + (G • R • A • Y) + (G • R • A • Y) + (G • R • A • Y) + (G • R • A • Y) + (G • R • A • Y) D2 = (G • R • A • Y) + (G • R • A • Y) + (G • R • A • Y) 4- (G • R • A • Y) + (G • R • A • Y) + (G • R • A • Y) + (G • R • A • Y) + (G • R • A • Y) (G • R • A • Y) + (G • R • A • Y) + (G • R • A • Y) c) G
G 1
1
Y
R\ 1
1
\Y 1
1
1 ^ 1
1 ^ 1Y
I^J
[1 J
1 ^1
1^J
11J
R, Y
1
1
/\
A
A 1 Do
1 1
1
1
1
Y
\Y
M1
/I
A
[1
1
1
1
1
1
1
1 J
A
>A
Y A
Y
\Y
I1 1 A
1 Y
1J
/\
Di
\Y
Y
V
A
D2
A
D3
d) Fiir DQ lassen sich keine Zusammenfassungen nach den Gesetzen von Karnaugh-Veitch finden. Jedoch stellen die vier 2 x 2-Quadrate Exclusive-ODER-Verkniipfungen dar (Untergruppen), wie sie in der Ubungsaufgabe JL4-2 enthalten sind. Auch die Boolesche Algebra (Abschnitt 11.3) fuhrt hier eher zum Ziel. Fiir die Ausgangsvariablen DQ bis D3 ergeben sich: Do = Di = D2 = D2 = D, =
[G • R • (A© Y)] + [G • R • ( A e Y)] + [A • Y • (G©R)] + [A • Y • (G©R)] (G • R • A) + (G • R • A) + (G • R • A) + (G • R • A) (G • R) + (G • R) G©R G
18 Losungen der Ubungsaufgaben U 11.4-4: a) BCD-Zahlen: A B 0 0 0 0 0 0 0 0 1 1
c
D
0 0 1 1 0 0 1 1 0 0
0 1 0 1 0 1 0 1 0 1
0 0 0 0 1 1 1 1 0 0
angesteuerte Segmente: a b c d 1 0
1 1 1 1 1 0 0 1 1 1
651
Zahl:
1 0 0 0
e
f
1 0 1 0 0 0 1 0 1 0
1 0 0 0 1 1 1 0 1 1
g 0 0
0 1 2 3 4 5 6 7
0
b) 7
c) a = ( A B C D ) + ( A B C - D) + (A • B • C • D) + (A • B • C • D) + (A • B • C • D) + (A • B • C • D) + (A • B • C • D) + (A • B • CD)•
D)• + (A • B • C • D) + (A • B • C • D) + (A • B • C • D) + (A • B • C • D) + b = (A • B • C • D) + (A • B • C (A • B • C • D) + (A • B • CD)• c = (A • B • C • D) + (A • B • CD)• + (A • B • C • D) + (A • B • C • D) + (A • B • C • D) + (A • B • C • D) D) + (A • B • C • D) (A • B • C • D) + (A • B • C D) + (A • B • C • D) + (A • B • C • D) + (A • B • C • D) + (A • B • C • D) d = (A • B • C • D) + (A • B • C (A • B • C • D)
D) + (A • B • C • D) + (A • B • C • D) e = (A • B • C • D) + (A • B • C D) + (A • B • C • D) + (A • B • C • D) + (A • B • C • D) + (A • B • C • D) f = (A • B • C • D) + (A • B • C D) + (A • B • C • D) + (A • B • C • D) 4- (A • B • C • D) + (A • B • C • D) g = (A • B • C • D) + (A • B • C (A • B • C • D)
D
1
Nr 1
1
c
c
D
c
a
1 1
ly c
k 1
c >4
H c
0
lO
0
c
(
c
d '
c
1 1 D
'J
b
C
4
P\ n h |U Hb b nG: GJ
rrT^
D
D
1 1
\u
b
(3
1
a n l_L
(
c
D e
C
-D
L_
D
c
c
Ha
D
D
b
U
R hi c
D
\D
D
(
(^ c
f
652
18 Losungen der Ubungsaufgaben
0n
h u c
e) a = (A • C) + (A • B • D) + (A • B • D) + (A • B • C) D
u
\D
1
\M c c
b = (A • B) + (B • C) + (A - C • D) + (A • C • D) c = (A • B) + (A • D) + (B • C) d = (A • C • D) + (A • B • C) + (B • C • D) + (A • B • C • D) e = (A • C • D) + (B • C • D)
D
f = (A • B • D) + (A • B • C) + (A • C • D) + (A • B • C) g = (A • B • C) + (A • C • D) + (A • B • C) + (A • B • C)
g
Durch die Anwendung der Kegel 10 auf Seite 442 laBt sich das Ergebnis von e) wie folgt vereinfachen: a=A+C+DB+DB b = A + B + A CD + CD c=A+D+B+AC d=A+CB+DB+BCD+ACD e = B D + CD f = A + BD + CD + ABC g=A+BD+BC+ABC
12 Digitale Bauelemente ti 12.1-1: Der Rauschspannungsabstand. U 12.1-2: a) Sie haben unterschiedliche Eingangspegel; b) Pull-Up-Widerstand; c) Nein; d) Nein, der Storspannungsabstand verbessert sich. U 12.2-1: a) Mit bipolaren RAM-Bauteilen; b) 16384 32 Bit Worte; c) 16kBit bipolar RAM, organisiert zu 4 Bit; d) 8; e) 32.
13 Entwicklung digitaler Schaltungen if 13-1: Bei periodischen Ereignissen ist die Anzahl der moglichen Zustande begrenzt. U13-2: a) 20mal schneller; b) bei 5%: 1 Produkt-Term, bei 25%: 5 Produkt-Terme, bei 75%: 15 ProduktTerme.
18 Losungen der Ubungsaufgaben
653
c) Do Di D2 D3 D4 fijr 85% bis: Tastverhaltnis von 10%: T10
I
1
T i o = (Do- D, • D^- 03- D4) + (Do- D, • D^- D3- D4
Tastverhaltnis von 8 5 % : '85
\
r
T85 = ( D O D ; D ; D ^ D ; ) + ( D ; D , D ; D ; D ; ) + ( D O D I D ; D ; D ; ) + (D^D;
D2D;D;)+(DO D ; D 2 D ; D ; ) + ( D O D I D 2 D ; D ^ ) +
(Do-Di D 2 D ; D ; ) + ( D ; D ; D ; D 3 D ; ) + ( D O D ; D ; D3 D;) + ( D ; • D, • D ; • D3 • D^) + (Do • Di • D ; • D3 • D ; ) + ( D ; • D ; • D2 • D3 • D^) + (Do •
D;
• D2 • D3 • D^) + (Do • Di • D2 • D3 • D^) + (Do • Di • D2 • D3 • D^) +
(D;D;D;
D;DJ + (DOD;D;D;DJ
d) Bei Verwendung von negativer Logik erhalt man fiir das Tastverhaltnis von 85% nur noch 3 ProduktTerme: T 8 ; = ( D ; D I D ; D ; D J + ( D O D I D ; D ; D J + ( D ; D ; D 2 D ; D 4 )
U13-3: a) Eingangssignal: verzogertes Eingangssignal: invertiertes Eingangssignal: UND-Verkniipfung des verzogerten und des invertierten Eingangssignals: Ausgangssignal: Eingangssignal 1
1
L 1
•— 1
1
differen-
& —zierte
654
18 Losungen der Ubungsaufgaben
b) Eingangssignal: verzogertes Eingangssignal: invertiertes Eingangssignal: Exclusive-NOR *-Verknupfung des verzogerten und des invertierten Eingangssignals: Ausgangssignal:
11
* nur wenn beide Eingangssignale gleich sind, wird der Ausgang wahr. Eingangssignal
H i differen-zierte Flanken
c) Ja. d ) Eingangs-^ signal I
~__
___
. T
differenzierte Vorderflanke
7V-n
differen-zierte Riickflanke
Nach den Gesetzen von De Morgan (s. Abschn. 11.3.2) laBt sich die UND-Verkniipfung mit den beiden invertierten Eingangssignalen in eine ODER-Verkniipfung mit invertiertem Ausgang umwandeln:
1 >1
_differenzierte Ruckflanke
C/yi-^.a)Nein, b) Ja. t) 13-5: a) 75 Q, b) UQ = 0,667, c) /Q = 15 mA, d) Nein, der Ausgang wiirde mit 22,5 mA iiberlastet. Ui3-6: a) a^ = 1, b) ^L = 0.05, h^= 0,95, c) FehlabschluB = 9,3% d) ^omi = 1
^Q|2rp,) = 1'05
f =0
f = 2-f,
^ = fpd
^LV)=0,95
18 Losungen der Ubungsaufgaben
655
U 13-7: a) Q
^
1-1
1]
g/^ b) UQ = 0,5 (ideale Anpassung bei der Leitungseinkopplung in L^) Leitungspunkt: 1 2 3 4
Reflexionskoeffizient: 0 -1/3 0,14 -0,2
Knotenpunkt 5: fiir Li -0,579 fiir L2 -0,684 fiir L3 -0,158 fiir L. -0,579
Brechungsfaktor: 1 2/3 1,14 0,8 0,21 0,158 0,42 0,21
c) Lattice-Diagramm in Tabellenform: ipji steht fiir die kiirzeste Leitungslaufzeit (entsprechend den Leitungen L2 und L J . In der Tabelle sind Vielfache der Laufzeit aufgetragen. Laufzeit
Punkt 1
Punkt 2
Punkt 3
Punkt 4
0
0,5
0
0
0
1
0,5
0
0
0
2
0,5
0
0
0
3
0,5
0
0
0
4
0,5
0,07
0
0,084
5
0,5
0,07
0,12
0,084
6
0,210
0,07
0,12
0,084
7
0,210
0,085
0,12
0,094
8
0,199
0,085
0,12
0,094
Laufzeit auf Knotenpunkt ,
'
Laufzeit auf L2 und L4
auf Lo
In diesem Bereich kommen bereits die Reflexionen zum Tragen.
d) Die Tabelle unter c) ist einfach in ein Schaubild einzutragen. ij 13-8: a) Die Laufzeit auf der Leitung mu6 geringer sein als die Anstiegs- oder Abfallzeit der Flanken. b) Die Flankenzeiten selbst und die kapazitive Belastung. U13-9: a) Z = 50 Q, b) CQ = 1,1 pF/cm, c) C L = 18 • Cpup.Fi^p = 72 pF, d) l^^^ = 8,9 cm. e) Mittlere Leitungslange zwischen Bauteilen: /^^utei = 0,49 cm; nicht realistisch, da die 18 Bauelemente nicht so plaziert werden
656
18 Losungen der Ubungsaufgaben
konnen, daB dies eingehalten wird. f) LeitungsabschluB, Abflachung der Flanken durch einen Langswiderstand, Abflachung der Flanken durch langsamere Puffer-Bauteile, Takt-Baum. g) Aufspaltung der kapazitiven Last in mehrere Teillasten. Fiir 6 Teillasten ( C L = 24 pF) gilt: /^^^ = 17,0 cm. Damit ist die Bedingung mindestens 3 cm pro Bauteil nicht erfiillt. Fiir 5 Teillasten ( C L = 20 pF) gilt: l^^^ = 18,2 cm. Damit ergibt sich eine mittlere Leitungslange von 3,6 cm. 1 L__Takt1 fiir Flip-Flop 1 bis 5
Takt-Baum:
1 y—Takt2 Takt-
fijr Flip-Flop6bis 10
1 I*—Takt 3 fiir Flip-Flop 11 bis 15 -Takt4 fiir Flip-Flop 16 bis 18
h) Bei groBen Takt-Baumen muB man darauf achten, daB die Laufzeiten in alien Asten gleich sind. i) Bedingung von h) wird in g) erfullt. U13-10: a) Durch Laufzeitunterschiede, b) durch redundante Bauelemente, durch getaktete Schaltungen. U13-11: a) OE darf friihestens 22 ns nach dem sicheren Anstehen der Adressen aktiviert werden. b) undefinierter Ausgangszustand; c) Einsatz von redundanten Bauelementen zur Laufzeitverzogerung von OE; d) Nein, da unterschiedliche Laufzeiten durch den Dekoder ebenfalls fiir Storungen sorgen konnen.
14 ASIC: 15 Speicherprogrammierbare Steuerungen U15-1: Steuerung fiir Motorschiitz Anweisungsliste 1 T1
^-'^
^T2 T3
[ ^T
T4
Motorschutz
SPS E0.1
A0.1
E0.2
Befehl UEO.l UE0.2 S AO.l OE0.3 OE0.4 RAO.l
^
E0.3 E0.4
|
Wirkung Wenn Taste Tl und Taste T2 betatigt sind, dann Motorschiitz einschalten. Wenn Taste T3 Oder Taste T4 betatigt ist, dann Motorschiitz ausschalten.
U15-2: Steuerung fiir Warntongeber AnschluBbelegung SPS E0.1 A 0.2
AnweisungsHste Warntongeber
Befehl
Wirkung
UE0.2 LKS20 S Tl
Wenn Taste T2 betatigt wird, dann Zeitglied Tl mit der t^ = 20 s starten.
UEO.l UNTl S A0.2
Wenn Schalter SI eingeschaltet und die Zeit t^ abgelaufen ist, dann Warntongeber einschalten.
UE0.3 RA0.2
Wenn Taste T3 betatigt ist, dann Warntongeber ausschalten.
658
19 Weiterfiihrendes Schrifttum
19 Weiterfiihrendes Schrifttum Abschnitt 1 Clausen, H., u. G. Wiesemann: Grundgebiete der Elektrotechnik Bd. 1 u. 2; 4. Aufl. Miinchen: Oldenbourg Verl. 1990.
KurScheldt, P.: Leistungselektronik. Stuttgart: Kohlhammer Verl. Abschnitt 6
Ebinger, A.,\x. V. Adam: Komplexe Rechnung in der Wechsel- Bleicher, M.: Halbleiter-Optoelektronik. Heidelberg: Hiithig Verl. 1986. stromtechnik, 3. Aufl. Heidelberg: Hiithig Verl. 1986. Follinger, O.: Laplace- und Fourier-Transformationen. Eli- Bludau, W., H. M. Gundner u. M. Kaiser: Systemgrundlagen und MeBtechnik in der optischen Ubertragungstechnik. tera Verl. 1977. Teubner Studienskripten. Teubner Verl. 1985. Hoffmann, R. K.\ Integrierte Mikrowellen-Schaltungen. Springer Verl. 1984. Gillessen, K., u. W. Schairer: Light Emitting Diodes. Prentice-Hall. Muller, R.: Grundlagen der Halbleiter-Elektronik. In: Halbleiter-Elektronik. Bd. 1; 6. Aufl. Berlin: Springer Verl. 1990. Harth, W., u. H. Grothe: Sende- und Empfangsdioden fur die optische Nachrichtentechnik. Teubner Studienskripten. Paul, R.: Halbleiterphysik. Heidelberg: Hiithig Verl. 1975. Teubner Verl. 1984. Sze, S. M.: Physics of Semiconductor Devices. 2. Aufl. Verl. Kersten, R. T: Einfiihrung in die optische NachrichtenWiley-Interscience 1981. technik. Springer Verl. 1983. Abschnitt 2
Knoll, P. M.: Displays. Heidelberg: Huthig Verl. 1986.
Beuth: Elektronik 2, Bauelemente. 11. Aufl. 1988. Wurzburg: Vogel Buchverlag.
Mahlke, G, u. P. Gossing: Lichtwellenleiterkabel. Siemens. 1988.
Kiipfmuller, K.: Einfiihrung in die theoretische Elektrotechnik. 13. Aufl. Berlin: Springer Verl. 1990. MeinkejGundlach'. Taschenbuch der Hochfrequenztechnik. 4. Aufl. Berhn: Springer Verl. 1986. Sze, S. M.: Physics of Semiconductor Devices. New York: John Wiley & Sons.
Paul, R.: Optoelektronische Halbleiterbauelemente. Teubner Studienskripten. Teubner Verl. 1989. Abschnitt 7 Reichl, H.: Halbleitersensoren. Esshngen: Expert Verl. 1989.
Abschnitt 3
Schanz, G. W.: Sensoren. 2. Aufl. Heidelberg: Hiithig Verl. 1988.
BeuthjSchmusch: Elektronik 3, Grundschaltungen. 9. Aufl. 1988. Wiirzburg: Vogel Buchverlag.
Shah, R., G. R. Tschulena, U. Fiihrer u. W. Miiller: Sensoren 86/87, Special. Diisseldorf: VDI-Verl. 1986.
Das FET Kochbuch, Herausgeber Texas Instruments 1977
Technisches Messen. Sonderh.: Sensoren. Munchen: Oldenbourg Verl. 1983.
Muller, R.: Bauelemente der Halbleiter-Elektronik. In: Halbleiter-Elektronik. Bd. 2; 3. Aufl. Berlin: Springer Verl. 1987. Tietze, U., u. C. Schenk: Halbleiter-Schaltungstechnik. 10. Aufl. Berlin: Springer Verl. 1993. Abschnitt 4 Abrie, P. L. D.: The Design of Impedance - Matching Networks. Artech House. Meinke/Gundlach: Taschenbuch der Hochfrequenztechnik. 4. Aufl. Berhn: Springer Verl. 1986. Voges, E.: Hochfrequenztechnik. Bd. 1: Bauelemente und Schaltungen. Heidelberg: Hiithig Verl. 1990. Zinke/Brunswig: Lehrbuch der Hochfrequenztechnik, Bd. 1; 4. Aufl., Bd. 2; 3. Aufl. Berhn: Springer Verl. 1990.
Technisches Messen. Sonderh.: Sensoren. Miinchen: Oldenbourg Verl. 1988. Technisches Messen. Sonderh.: Sensoren in Dickschichttechnik. Miinchen: Oldenbourg Verl. 1989. Sensoren - Technologic und Anwendung. VDI-Ber. 677. Diisseldorf: VDI-Verl. 1988. Abschnitt 8 Beuth/Schmusch: Elektronik 3, Grundschaltungen. 9. Aufl. 1988. Wurzburg: Vogel Buchverlag. Harms, G.: Linearverstarker. Wiirzburg: Vogel Verl. 1978. Millmann, 1, u. A. Grabel: Microelectronics. New York: McGraw-Hill 1989.
Abschnitt 5
MOT HB 206 Rev 3. Motorola Inc. 1989.
Neumann, K.: Grundlagen der Leistungselektronik. Teubner Taschenb. Teubner Verl. 1989.
Linear Circuits. Data Book Bd. 3. Texas Instruments Inc. 1989.
Jotten, R.\ Leistungselektronik. Bd. 1. Stromrichter-Schaltungtechnik. Wiesbaden: Vieweg Verl.
Tietze, U., u. C. Schenk: Halbleiter-Schaltungstechnik. 10. Aufl. Berlin: Springer Verl. 1993.
18 Losungen der Ubungsaufgaben
657
U15-3: Ventilsteuerung AnschluBbelegung
Anweisungsliste
SPS
VI
A 0.1
A 0.2
feS
Befehl
Wirkung
UEO.l S AO.l LKD20 S Tl
Wenn Taste Tl betatigt ist, dann Ventil VI einschalten und Zeit /^ = 2 s im Zeitglied Tl starten.
UAO.l UNTl S A0.2
Wenn Ventil VI eingeschaltet und die Zeit t^ abgelaufen ist dann Ventil V2 einschalten.
UE0.2 RAO.l RA0.2
Wenn Taste T2 betatigt ist, dann Ventil VI und Ventil V2 ausschalten.
U15-4: Parkhaussteuerung AnschluBbelegung
Anweisungsliste
SPS 1 —
EO.O
G1
EO.l
G2
E0.2
AO.l
Stopplampe
Befehl
Wirkung
UEO.O LK50 S Zl
Wenn Taste TO betatigt ist, dann Vorwahlzahl 50 in den Zahler Zl laden.
UEO.l ZRZl UE0.2 ZVZl
Wenn Gl eine 0/1-Flanke liefert, dann Zahler Zl um 1 erniedrigen. Wenn G2 eine 0/1-Flanke liefert, dann Zahler Zl um 1 erhohen.
UNZl = A0.1
Wenn Zahlerstand null erreicht ist, dann Stopp-Lampe einschalten, sonst ausschalten.
16 Schnittstellen, Bussysteme und Netze: -
17 Stromversorgung U 17.2-1: a) R^ = 1,392 kQ, Py^^^^ = 0,216W; b) Py = 1,629W, Y] = 0,38. U173-1: a) d^^ = 0,35; d^^^ = 0,53; b) L^^,, > 0,385 mH; c) A/L = 0,154A und i^^ = 1,077 A.
19 Weiterfiihrendes Schrifttum Abschnitt 9 Burr Brown: The Handbook of Linear IC Applications. 1987. Heilmayr, E.: AD/DA-Wandler, Bausteine der Datenerfassung. Haar: Markt & Technik Verl. Kuhnel, C : AD/DA-Praxis. Miinchen: Franzis Verl. 1990. Linear and Conversion Applications Handbook. Precision Monolithics Inc. (PMI) 1968. Motorola Semiconductors: AD and DA Conversion Handbook. Hybrid Systems Datalinear. Sipex Corporation. 1988. Linear and Interface Circuits. Product Applications. Bd. 3. Texas Instruments 1988. Abschnitt 10 Ebel, T: Regelungstechnik. 5. Aufl. Stuttgart: Teubner Verl. 1987. Follinger, 0.\ Regelungstechnik. 6. Aufl. Heidelberg: Huthig Verl. 1990.
659
Abschnitt 13 Best, R.: Theorie und Anwendung des Phase-locked Loops. Aarau: AT Verl. 1987. Burton, E. A.: Transmission-Line Methods Aid MemoryBoard Design. Elektronic Design (1989) Jan. S. 58/62 Elektronik Lexikon. Klockner Moeller. Follinger, O.: Laplace- und Fourier-Transformation. AEGTelefunken. 1990. Geschwende, H.\ Einfiihrung in die PLL-Technik. Wiesbaden: Vieweg Verl. Keuper, A.: FFT in der Praxis. Elektron. J. (1988) Nr. 20, S. 104/110. Spiegel, M. R.: Fourier-Analysis. McGraw-Hill. New York. Das Qualitats ABC. Texas Instruments. Abschnitt 14 ACT Field Programmable Gate Arrays. Actel.
Karg, E.\ Regelungstechnik. 6. Aufl. Wiirzburg: Vogel Verl. 1989.
ASIC Data Book. Mietec.
Leonhard, W.\ Einfiihrung in die Regelungstechnik. 5. Aufl. Wiesbaden: Vieweg Verl. 1990.
Programmable Gate Arrays. AMD.
Renter, M.: Regelungstechnik fur Ingenieure. 7. Aufl. Wiesbaden: Vieweg Verl. 1989.
Rottner, E.: Testen und Programmieren von Logikbausteinen. Markt & Technik Design & Elektronik (1990) Nr. 9. Sonderdr.
Abschnitt 11 Beuth, K.: Elektronik 4, Digitaltechnik. Wiirzburg: Vogel Verl. Philippow, E.\ Taschenbuch der Elektrotechnik, Bd. 1 u. 2. Miinchen: Hanser Verl. 1987. Philippow, E.: Grundlagen der Elektrotechnik. Leipzig: Akadem. Verlagsges. Geest & Portig. Zuiderveen, E. A.: Handbuch der digitalen Schaltungen. Miinchen: Franzis Verl. 1984. Abschnitt 12 ACL: Vor- und Nachteile gegeniiber bipolarer Logik. Markt & Technik. Nov. 1987, S. 81/90. Advanced CMOS Logic Designer's Handbook. Texas Instruments. Advanced CMOS Logic Qualification Data. Texas Instruments. Designing with MECL 10,000 . Motorola. Glue Logic: Im Falle eines Falles... . Markt & Technik (1987) S. 79/81. High Speed CMOS Logic Data. Motorola. Introduction to the HE4000B Family Data Sheets. Philips Components. MECL Data Book. Motorola. MECL System Design Handbook. Motorola. Nadolski, J.: CMOS ersetzt LSTTL. Elektropraxis. (1986) Nr. 1, S. 40/47. Zuiderveen, E. A.: Handbuch der digitalen Schaltungen. Miinchen: Franzis Verl. 1984.
PAL Device Handbook. AMD and MMI.
Abschnitt 15 Auer, A.: SPS-Programmierung; Beispiele und Aufgaben. Heidelberg: Hiithig Verl. 1990. Frei, F,u. M. Bleicher: Speicherprogrammierbare Steuerungen. Heidelberg: Huthig Verl. 1990. Petry, J.: Speicherprogrammierbare Steuerungen. Heidelberg: Hiithig Verl. 1990. Wellenreuter, G., u. D. Zastrow: Speicherprogrammierbare Steuerungen. Bd. 1: Verkniipfungs- und Ablaufsteuerungen. Wiesbaden: Vieweg Verl. 1988. Abschnitt 16 Bocker, P.: ISDN - das dienstintegrierende digitale Nachrichtennetz. BerUn: Springer Verl. Boell, H. P.: Lokale Netze. New York: McGraw-Hill. CCITT-Empfehlungen der V-Serie und X.-Serie. 5. erw. Aufl. Bd. 3: Dateniibertragung und Schnittstellen. Heidelberg: R. V. Deckers Verl. CCITT-Empfehlungen der V-Serie und X.-Serie. 5. erw. Aufl. Sonderbd.: Mitteilungs-tJbermittlungs-Systeme. Heidelberg: R. V. Deckers Verl. CCITT-Empfehlungen der V-Serie und X.-Serie. 5. erw. Aufl. Bd. 6: Dateniibermittlungsnetze - Zusammenarbeit zwischen Netzen. Heidelberg: R. v. Deckers Verl. CCITT-Empfehlungen der V-Serie und X.-Serie. 5. erw. Aufl. Bd. 7: Dateniibermittlungsnetze - Mitteilungs-Ubermittlungssysteme. Heidelberg: R. v. Deckers Verl. Conrads, D.\ Serielle Busse. Berlin: VDE-Verl. Fdrber, G.\ Bussysteme. Miinchen: Oldenbourg Verl.
660
19 Weiterfuhrendes Schrifttum
Gollup, U.: Auswahl und Einsatz lokaler Netzwerke. Heidelberg: Hiithig Verl.
bereich Elektronik fiir Wissenschaft und Industrie. Kassel 1985.
Halsall, F.: Data Communication, Computer Networks and OSI. Addison Wesley.
Gleichrichterschaltungen mit Siliziumzellen. Valvo GmbH 1966.
Haslinger, E.: Lexikon der Personalcomputer, Arbeitsplatzsysteme, Kommunikationsnetze. Miinchen: Oldenbourg Verl. 1989
Grdtzer D.,u. W. Loges: Transduktorregler in Schaltnetzteilen. Vakuumschmelze GmbH Hanau 1988. Technische Informationsschrift TB-410 - 1 .
Kofhage, L.\ Computer Networks and Communikation. AFIPS Press
Handbuch Schalttransistoren. Thomson CSF. 1979.
Quarterman, J. S.: The Matrix Computer Networks and Conferencing Systems Worldwide. Digital Press 1990. Schicker, P.: Dateniibertragung und Rechnernetze. Stuttgart: Teubner Verl. 1988. Schumny, H.: LAN. Wiesbaden: Vieweg Verl. ISDN im Buro - HICOM. Siemens. Stottinger, K. H.\ Das OSI-Referenzmodell. Datacom. 1989. Tanenbaum, A. S.: Computer Networks. Prentice Hall. Walke, B.\ Datenkommunikation I, Tl. 2: SicherungsprotokoUe fur die Rechner-Rechner-Kommunikation. Heidelberg: Hiithig Verl. 1987. Abschnitt 17 Boll, R.: Weichmagnetische Werkstoffe. Vacuumschmelze GmbH. 2. Aufl., Hanau 1990. Bracke, Gerlings u. Jongsma: High-Frequency Ferrite Power Transformer and Chocke Design (AN1261). Valvo, Unternehmensbereich Bauelemente der Philips GmbH Hamburg 1987. Chryssis, G.: High Frequency Switching Power Supplies: Theory and Design. New York: McGraw-Hill. 1989. Elektromagnetische Vertraglichkeit und Schaltnetzteile. Applikationshandbuch der Philips GmbH, Untemehmens-
Kilgenstein, 0.\ Schaltnetzteile in der Praxis. Wiirzburg: Vogel Verl. 1988. Macek, O.: Schaltnetzteile, Motorsteuerungen und ihre speziellen Bauteile. Heidelberg: Hiithig Verl. 1982. Linear/Switchmode Voltage Regulator Handbook. Q2/89. HB 206 REV2. Motorola Inc. 1989. Schroder, H.\ Elektrische Nachrichtentechnik. Verl. RadioFoto-Kinotechnik Berlin 1968. Schwab, A. J.'. Elektromagnetische Vertraglichkeit. Springer Verl. 1991. Siemens Datenbuch 1990/91 Ferrite. Weichmagnetisches Siferrit-Material. Stoll, D.: EMC Elektromagnetische Vertraglichkeit. Elitera Verl. 1976. Thorborg, K.: Power Electronics. Verl. Prentice Hall 1988. VDE-Vorschriftenwerk, Katalog der Normen, VDE-Verl. Berlin (Bestell-Nr. 910100 fiir Katalog und Sachverzeichnis/ Register auf MS-DOS - kompatibler Diskette). Wagner, S.: Stromversorgung elektronischer Schaltungen und Gerate. Heidelberg: R. v. Deckers Verl. 1964. Wilhelm, J.: Elektromagnetische Vertraglichkeit (EMV). Expert Verl. 1981. Wiistehube, J.: Schaltnetzteile. Expert Verl. 1979.
20 Sachwortverzeichnis
661
20 Sachwortverzeichnis
Abbild, ProzeB- 554 Abblock-Kondensator 624 Abblocken 185 Abfallflanke 493 Abfallzeit 503 abgeschlossene Leitung 462, 495 Abgleichtemperatur 329 Ablaufschritt 563 Ablaufsteuerung 563 Ableitstrom 613 Abschaltthyristor 233 AbschluBwiderstand 496 Abschniirbereich, Feldeffekttransistor 196 Abschwachung 344 Absorption 316, 318 Absorptionsgesetz 429 Abstand, Storspannungs- 453, 459 Abstandsmesser, beruhrungsloser 305 Abtast- und Halteschaltung 387, 388 Abtast- und Halteverstarker 388 Abtastfrequenz 389 Abtasttheorem, Shannon 49 Abweichung, Soll-Ist- 393 AC (Advanced CMOS-Bauteil) 461 Achtungsignal 574 Acknowledge 572 ACSE (Association Control Service Element)-Protokoll 602 ACT (Advanced CMOS-Bauteil, TTL-kompatibel) 461, 494 AD-Wandler 375, 383, 524 -, integrierender 383, 389 -, sukzessive Approximation 383, 386 addierender Verstarker 346, 347 Additionsschaltung 358 ADLCP (Advanced Data Link Control Protocol)-Protokoll 589 Admittanz 38 adressierter Befehl 575 AdreBbus 480 AdreBdekodierung 471 AdreBraum, Giga-Byte- 406 Akkumulator 612, 615 aktiver Filter 360 aktives Bauelement 156 akustischer Langensensor 306 Akzeptor 62 Al-Elko 118 Algebra, Boolesche 426, 429 -, Schalt- 426, 429 Aliasing-Effekt 50 alphanumerische Anzeige 265 ALU (Arithmetic Logic Unit) 479, 477 Amplitude, normierte 497 Amplituden-Spektrum 45
Amplitudengang 360, 400 -, Regelung 400 Analog-Digital-Wandler 375, 383 Analoganzeige 262 analoge integrierte Schaltung 320 analoge Regelungstechnik 393 analoge Schnittstelle 379, 406 analoger ASIC 524 Analogmultiplexer 206 AND-Gatter 428, 446, 450, 523 Anforderungsklasse 87 Anlage 87 Anpassung, HF- 218 AnpaBnetz 229 AnschluB, Austast- 369 -, Korrektur- 382 AnschluBbelegung 558 AnschluBeinheit 595 Anstiegsflanke 493 Anstiegsgeschwindigkeit 327,329,330 Anti-Fuse 546 Antivalenz-Gatter (EXOR) 428, 433, 512 Anweisungsliste 557 Anwendungsklasse 87 Anwendungsschicht 588, 589 Anzeige, alphanumerische 265 -, Analog- 262 -, Flussigkristall- 261, 264 -, numerische 263 -, Sechzehnsegment- 265 -, Siebensegment- 263 APD (Avalanche Photo Diode) 276 aperiodischer Grenzfall 337, 402 APPC (Advanced Program to Program Communication)-Schnittstelle 591 AQL (Acceptance Quality Level) 92 AquipotentiaUinie 5 aquivalente Umwandlung 43 aquivalenter Zweipol 21 Arbeit, elektrische 6 Arbeitsbereich, sicherer 630 -, Transistor 167 Arbeitspunkt, Transistor 177 Arbeitswiderstand 332 Arbitrator-Logik 475 Argument 412 Arithmetikbaustein 446 ARPANET 585 Array, Gate- 446 -, Standard-Zellen 521, 523, 547 -, Sensor- 312 ASCII-Kode 416, 418, 568 ASIC (Application Specific Integrated Circuit) 521 -, analoger 524 -, digitaler 522 -, standardisierter 550 Assoziativgesetz 429 ASSP (Application Specific Standard Product) 527, 550
asynchrone tJbertragung 599 asynchrones Datenformat 570, 571 ATN (Attention) 574 Atzen 322 Aufladung, elektrostatische 89, 216 Aufnahme, Strom- 327 Aufnehmer, MeBwert- 298 Auftaktsignal 570 AUI (Attachment Unit Interface) 595 Ausfallrate 89 Ausfallwahrscheinlichkeit 539, 547 Ausgabebaugruppe 553 Ausgang, bidirektionaler 531 - D O W N - 515,517 -, kombinatorischer 531 -, registergesteuerter 531 -, Status- 613 -, Totem-pole- 452 -, Tri-State- 460, 523 -,UP- 515,517 Ausgangsbuffer 456 AusgangskurzschluBstrom 327, 330 Ausgangsleitwert, Sperrschicht-FET 198 -, Transistor 162 Ausgangsregister, Tri-State- 387 Ausgangswiderstand 496 -, HF-Transistor 221 Ausgleichsvorgang 64 Aussage, logische 426 Aussetzspannung, Glimm- 641 Aussteuerbereich 327 Ausstrahlung, spezifische 241 AustastanschluB 369 Avalanche-Diode 142 AWL (AnweisungsHste) 557 B Backbone-Netz 610 Backward Anotation 488 Backwarddiode 155 Band 130 Band-Gap-Referenzelement 369, 371, 386 Bandbegrenzung 494 Bandbreite 191, 333, 364, 494 -, Leistungs- 327, 330 Bandbreite-Produkt, Verstarkungs327 Bandgap 57, 371 Bandluckenspannung 371, 374 BandpaB 356, 365 Bandsperre 368, 369 Basis, Zahlensystem 404 Basisbandnetz 587, 591 BasisgroBe 4 Basisschaltung, Transistor 183 Basisspannung 332 Batterie 612, 614, 615, 616, 642 batteriegepufferter Speicher 475
662
20 Sachwortverzeichnis
Bauelement 87 -, aktives 156 -, digitales 446 -, passives 87 -, Wechselstromkreis 39 Baugruppe 87 -, Ausgabe- 553 -, Eingabe- 553 -, Arithmetik- 446 -, Daten- 566 -, Funktions- 566 -, Organisations- 565 -, periphere 446 -, Programm- 565 -, Software- 565 Bauteil 87 -, LSI (Large Scale Integration)446 -, MSI (Medium Scale Integration)446 -, programmierbares logisches 527 -, redundantes 506 -, SSI (Small Scale Integration)- 446 -, ULSI (Ultra Very Large Scale Integration)- 446 -, Umsetz- 449 -, VLSI (Very Large Scale Integration)- 446, 541 BCD-Gray-Kode-Wandler 443 -, Zahlensystem 409 -, Zahler 386 Bedingung, Stabilitats- 398, 400 -, Weiterschalt- 563 -, adressierte 575 -, Universal- 575 Befehls-Warteschlange 479 Befehlsdekoder 479 Befehlsliste 556 Befehlssatz 555 Befehlsvorrat 554, 555 Belastbarkeit 96 belastete offene Leitung 503 Belastung, Eingangs- 449 Belegung, Anschlufi- 558 BELWiJ (Baden-Wiirttemberg Extended LAN) 586 Bereich, Zieh- 513 Bereitschaft, Empfangs- 574 -, Sende- 574 beriihrungsloser Abstandsmesser 305 Beschaltung, Transistor 158 Beschleunigungs-Sensor 312 Bestrahlungsstarke 241 Bestiickung 78 Betrieb, Duplex- 570 -, Simplex- 569 Betriebsbereich, Transistor 158 Betriebsspannungsunterdriickung 327 Beweglichkeit 62 Bias-Spannung 463 bidirektionaler Ausgang 531 - Eingang 542 Bildauswertung 313 Bildsensor 286
Bildzeichen 8 binare Gleitkommazahl, Normalisierung 412 - Verkniipfung 426 binares Element 426 - Zahlensystem 404 Bindung, metallische 3 BioFET 318 Bit 471 -, hochstwertiges 377, 378, 386 -, Nachkomma- 412 -, niedrigstwertiges 377, 378, 386 -, Nutz- 424 -, Paritats- 418,421 -,Pruf- 421 -, Start- 570 - Stop- 570 -, Vorkomma- 412 -, Vorzeichen- 410 BITNET 585 bitorientiertes Ubertragungsverfahren 588 Bitubertragungsschicht 589 Blech 130 BlindgroBe 37 Block 571 Blockierbereich 232 Blockschaltbild 384, 385, 397 Blocksymbole 557 Bode-Diagramm 335, 395, 396, 397, 399 Boltzmann-Faktor 68 Boolesche Algebra 426, 429, 529 Boot-PROM 544 Bootstrapschaltung, Transistor 182 Brandschutz 642 Brechungsfaktor 496 Breitbandnetz 587, 589 Bridge 607 broadcast 569 Brucke, Wheatstonesche 343 Briickenschaltung 28 Briickenverstarker 342 BSC (Binary Synchronous Control)Protokoll 588 buck converter 626 Buffer, Ausgangs- 456 buried holes 72 buried layer 322 buried-Zener-Diode 371 Bus 568,581 -,AdreB- 480 -, Daten- 377, 480 -,ECB- 581 -Feld- 581 -, lEC- 573, 581 -, Komponenten- 581 - P C - 581 -, Peripherie- 581 -, ProzeB- 581 -, Rechner- 581 -, serieller 582 -, Schnittstelle 480 -, Zugriffskontrolle 596 Busy 572 Byte 405, 471
C (Computer)-Tools 486, 487 CAD (Computer Aided Design) 74, 486, 488, 531 CAE (Computer Aided Engineering) 486, 488 CAL (Computer Aided Learning) 489 CAM (Computer Aided Manufacturing) 74, 489 Cambridge-Ring 597 CAP (Computer Aided Planning) 489 CAQ (Computer Aided Quality Assurance) 74, 489 CAT (Computer Aided Testing) 489 catch diode 626 CCD (Charge Coupled Device) 286, 313 CCITT-Kode 568 Centronics-Schnittstelle 571 Charakteristik, Transfer- 456, 459 Chem-FET 313,317 chemischer Sensor 313, 317 Chip 446 -, Select-Signal 444 -, Widerstand 323 Chopper 611 CIM (Computer Integrated Manufactoring) 74, 319, 486, 489, 602 CISC (Complex Instruction Set Computer) 479 CLB (Configurable Logic Block) 545 CMOS (Complementary MOS) 446, 448, 455 CMOS-Technik 377 CMRR (Common Mode Rejection Ratio) 332, 334 Compiler, Silicon- 548 CPU (Central Processing Unit) 479 Crestfaktor 36 CS (Chip Select) 379 CSMA/CD (Carrier Sense Multiple Access)-Verfahren 595 CTS (Clear To Send) 576, 579 CVD (Chemical Vapour Deposition)Technik 314 D D-Flip-Flop 446, 528 DA-Wandler mit MikrorechnerSchnittstelle 375, 379, 524 -, multiplizierender 376 -, vier-Quadranten multiplizierender 378 Dampfung 46, 363, 364 Dampfungsfaktor 362 Dampfungsgrad 402 Darlington-Fototransistor 285 - Schaltung 189 - Transistor 329, 332 Darstellung, Programm- 555 -, Vorzeichen-Betrags- 410
20 Sachwortverzeichnis Darstellungsschicht 590, 592, 690 Datei, JEDEC- 533 Daten-Bus 480 -, Schnittstelle 486 Datenbaustein 566 Datenblatt 94 -, Transistor 168 Datenbus 377 Datenendeinrichtung 568 Datenferniibertragung 568 Datenformat 570 -, asynchrones 570, 571 -, synchrones 570 Datenkanal 488 Datenkompression 592 Datenleitung 472, 570, 571, 573 Dateniibertragungseinrichtung 568 Datenwandler 379 DATEX-L,-P 580, 585 Dauerbetrieb, Belastbarkeit 96 Dauerspannung, maximale 97 DAV (Data Valid) 576 DB (Datenbaustein) 566 DCD (Data Channel Received) 576, 579 DCE (Data Communication Equipment) 568 DDCMP (Digital Data Communication Message Protocol)-Protokoll 593 De Morgan, Gesetz 428, 429 DECnet 593 DEE (Datenendeinrichtung) 568, 589 Defektelektronen 57 Deghtcher 380 DehnmeBstreifen (DMS) 305, 308, 314 DEKITZ 610 Dekoder 446 -AdreB- 471 -Befehls- 479 Delogarithmierschaltung 339, 353, 354 Delon-Schaltung 619 Delta-Sigma-Wandler 383, 392 Derating 94 Design, GHtch-Free- 506 Detailspezifikation 486 Detektor, Halbleiter- 266 Dezimalsystem 404 DEN (Deutsches Forschungsnetz) 586 DFU (Datenferniibertragung) 568 Diac-Triggerdiode 146 Diagonalspannung 343 Diagramm, Bode- 335 -, Zustands- 531 -, Lattice- 498, 499 Dickschicht-Technologie 80, 315 Dickschichtsensor 317 Dielektrikum 109 Differentialgleichung 395, 396 differentielle Stromverstarkung 161 Differenz-Transistor 462 Differenzierer 356, 358
Differenzierglied 396 -, digitales 494 Differenzeingangsspannung 326 Differenzverstarker 185, 189, 328, 329, 330, 336 -, FET 205 Diffusionskonstante 65 Diffusionslange 66 Diffusionsspannung 68, 373 Diffusionsstrom 66, 70 Digital-Analog-Wandler 320, 375 digitale Schaltung, Entwicklung 486 digitale Schaltungstechnik 404 digitale Schnittstelle 379, 406 digitaler ASIC 522 - Funktionsgenerator 380, 381 - Gate-Array 540 - PLL 511 digitales Bauelement 446 -, Gehauseform 463 -, Schaltgeschwindigkeit 493 -, Schaltzeichen 463 digitales Differenzierglied 494 digitales Netzwerk 603 Digitalfilter 392 Digitalmultimeter 386 Digitalwort 375 Dimensionierung 346 Diode 134, 323, 351 -, Avalanche- 142 -, Backward- 155 -, buried-Zener- 371 -, Foto- 147, 271 -, Foto-, Lawinen- 276 -, Foto-, pin- 276 -, Freilauf- 626 -, Gleichrichter- 139 -, Kapazitats- 149 -, Laser- 253 -, Leistungs- 141 -, Leucht- 260 -, Lumineszenz- 245 -, Pin- 150 -, Schalt- 135 -, schnelle Gleichrichter- 143 -, Schottky- 138 -, Schottky-Leistungs- 144 -, Schutz- 460 -, Step-Recovery- 143, 153 -, Triac-Trigger- 146 -, Tunnel- 154 -, Vierschicht- 232 -, Z- 145, 620 Diodenkennlinie 71 DiodenstoBstrom 141 Disjunktion 427, 558 Dispenser 79 Display 259 -, Plasma- 260 -, Vakuum-Fluoreszenz- 260 Distanz, Hamming- 421, 422, 423 Distributivgesetz 429 DMA (Direct Memory Access) 479, 482 DMS (DehnmeBstreifen) 305, 308, 314
663
DNA (Digital Network Architecture)Modell 586, 593 DNS (Domain Name System) 585 dominierender Pol 401 Donator 60, 67 Doppel-T-Filter 368 Doppel-Wellenloten 79 Doppelbrechung, Spannungs- 316 Doppelfehler 423 Doppelgate-MOSFET 206 doppelte Negierung 429 Doppeltransistor 352, 354 Doppelverstarker 330 Dotieren 312, 321, 322 Double Word 405 DOWN-Ausgang 515, 517 DPLL (Digital Phase Locked Loop) 511, 599 Drahtwiderstand 97 Drain-Strom 457 Drainschaltung, FET 203 Drehzelle 261 Dreidraht-Handshake 571 Driftgeschwindigkeit, Sattigung 63 Drossel, Sattigungs- 630 Drosselstrom 626, 627, 629, 630, 632, 634 Druck-Sensor 308, 312 Drucker-Schnittstelle 571 DS (Datagram Service)-Dienst 588 DSR (Data Set Ready) 576, 579 DTE (Data Terminal Equipment) 568 DTR (Data Terminal Ready) 576, 579 Dual-Gate-MOSFET 206 Dual-Inline-Gehause 476 Dual-Port-RAM 475 dual-slope-technique 385 duales Zahlensystem 405 DUE (Daten-Ubertragungseinrichtung) 568 Diinnschicht-DMS 308 Diinnschicht-Technologie 83, 314 Duplex-Betrieb 570 Durchbruchbereich, Feldeffekttransistor 196 Durchbruchspannung 70, 145 DurchfluBwandler 611, 626, 628, 629, 631, 632, 637 Durchkontaktierung 72 DurchlaBbereich 366 DurchlaBkennUnie 511 DurchlaBkurve 368 Durchlaufzeit 447, 459, 545 dynamisch riickgekoppelter Operationsverstarker 355 dynamischer Innenwiderstand 341 E EBCDI (Extended Binary Code Decimal Interchange)-Kode 568 ECB (Einplatinen-Computerbus)Bus 581
664
20 Sachwortverzeichnis
ECL (Emitter-Coupled Logic) 446, 448, 461, 493 EEPLD (Electrical Erasable Programmable Logic Device) 521, 523, 527 EEPROM (Electrically Erasable Programmable Read Only Memory) 474 Effekt, elektrochromer 316 -, elektrooptischer 316 -, Faraday- 316 - Hall- 306, 312 -, magnetoooptischer 316 -, Micro bending- 316 -, piezoelektrischer 308 -, thermoelektrischer 309 effektive Masse 58 Effektivwert 35, 141, 616 Eigenleitung 56, 57 Eigenleitungsdichte 58, 60 Ein-Bit-Kode 424 Einer-Komplement 378, 410, 411 Einfachmitkopplung 363 Eingabebaugruppe 553 Eingang, bidirektionaler 542 Eingangsbelastung 449 - -fehlspannung 325, 329, 333 - -filter 635 - -kapazitat 326, 503 - -nullspannung 326 —nullstrom 326 - -schaltung, PAL 529 - -signal 552 —spannung 326 - -stufe 328 —widerstand 326 —widerstand, HF-Tansistor 221 - -widerstand, MOSFET 197 —widerstand. Transistor 159 Einheit, logische 592 -, physikalische 592 Einkoppelfaktor 506 Einkoppelwiderstand 506 Einkopplung 500 Einlauffaktor 497 Einplatinen-Rechner 481 Einrichtung, Programmier- 565 Einschaltverzogerung (Diode) 138 Einschicht-Kondensator 121 einschrittiger Kode 417 Einschwingverhalten 401 Einstein-Relation 66 einstellbarer Kondensator 124 einstellbarer Widerstand 107 Eintakt-FluBwandler 628 Einweg-Gleichrichter 339, 349, 617 elektrische Arbeit 6 - Feldstarke 4 - GroBen 86 - Leistung 6 - Leitfahigkeit 6 elektrischer Strom 3 elektrisches Netz 9, 22 elektrochemischer Sensor 317 elektrochromer Effekt 316 Elektrolumineszenz 316
Elektrolyt-Kondensator 118 elektromagnetische Vertraglichkeit 489, 613, 642 Elektrometerverstarker 342, 385 Elektron, heifies 473, 523 Elektronenstrahl-Direkt-Schreibverfahren 549, 550 Elektronenstrahl-Lithografie 324 elektronisches Potentiometer 377 elektrooptischer Effekt 316 elektrostatische Aufladung 89, 216 Element, binares 426 -, Verkniipfungs- 529 Elementarladung 1 Elementhalbleiter 51 Emitterfolger 181, 462, 619 Emitterschaltung, Transistor 173 Empfanger, Halbleiter 266 Empfangsbereitschaft 576 Empfindlichkeit, Halbleiter- Detektoren 267 EMV (elektromagnetische Vertraglichkeit) 489, 613, 642 Endesignal 576 Endstufentransistor 330 Energieband 55 Energieliicke 56 Energiequelle 612 ENFET (Enzym-FET) 318 Entflechtung, Leiterplatten- 487, 488 Entwarmung 638 Entwicklung, Schaltplan- 432, 487 Entwicklungsphase 486 Entwurf, storfreier 506 EOI (End Or Identify) 574 Epitaxie 322 EPLD (Erasable Programmable Logic Device) 521, 522, 523, 527 EPROM (Erasable Programmable Read Only Memory) 474 Erholzeit, Sperr- 626, 628 -, Vorwarts- 144 Erregung, Selbst- 334, 337, 367 Ersatzschaltbild, Induktivitat 127 -, Transistor 159 Ersatzspannungsquelle 20 Ersatzstromquelle 20 Erweiterungszeichen, Kode- 571 ESD (Electrostatic Discharge) 89, 216 ESR (Equivalent Series Resistor) 118 ETX/ACK (End of Text/Acknowledge)-Protokoll 577 EUNET (European Network) 585 Exemplarstreuung 347 Exklusive ODER-Verkniipfung (EXOR) 428, 433, 512 Exponent 412 Exponentialverstarker 353
Faktor, Einkoppel- 506 FamiHe, Logik- 447
Fan-In 449 Fan-Out 449, 462 Faraday-Effekt 316 Farbkodierung 95 Faser-Faser-Kopplung 316 faseroptischer Sensor 316 FAST (Fairchild-Advanced-Schottky TTL) 446,448,454 Fast Recovery Rectifiers 143 Fax Mail 606 FB (Funkdonsbaustein) 566 FDDI (Fiber Distributed Data Interface)-Netz 597, 600 fehlender Kode 383 Fehler, Doppel- 423 -, Offset- 382 -, Quantisierungs- 382 -, Stack-At- 539 -, Verstarkungs- 382 fehlererkennender Kode 416, 421 fehlerkorrigierender Kode 421, 422 Fehlerverstarker 370 Fehlspannung, Eingangs- 325, 329, 333 Feinstleiter 314 Feinwert 412 Feldbus 581, 600 Feldeffekttransistor, s. FET Feldemission 145 Feldplatte 106 Feldstarke, elektrische 4 Fermi-Energie 57 Fernbedienung 613 Fernschreibe-Kode 416, 417 Ferrimagnetismus 129 Ferromagnetismus 130 Festkommazahl 411 Festspannungsregler 623 Festwiderstand, linearer 95 FET 194 -, Abschniirbereich 196 -, biologischer 318 -Chem- 313,317 -, Differenzverstarker 205 -, Drainschaltung 203 -, Durchbruchbereich 196 -, Foto- 284 -, Gateschaltung 203 -, Gegenkopplung 204 -, Grenzwert 201 -, Grundschaltung 203 -, ionensensitiver 318 -, MOS- 196 -, Schaltung 202 -, Sourceschaltung 203 -, Spannungsruckwirkung 199 -, Sperrschicht 194 -, steuerbarer Spannungsteiler 205 -, Triodenbereich 196 -, r-Parameter 199 Feuchte-Sensor 314 FF-Toggle-Frequenz 447 Ficksches Gesetz 66 Filter, Digital- 392 -, Doppel-T- 368 -, Eingangs- 635
20 Sachwortverzeichnis Filter -, Nachlauf- 509 -, Notch- 368 -, selektives 365 -, TiefpaB- 509 Filterschaltung 360 -, aktive 355 Flachbandkabel 502 Flag 479 Flanke, Abfall- 493 -, Anstiegs- 493 -, Signal- 560 flankengetriggertes System 506 Flankenmerker 561 Flankensteilheit 360, 494 Flash-Converter 389 Flat-Pack-Gehause 470 Flip-Flop, Master-Slave- 513 -,RS- 515,560 -, D- 446 -, Speicher 471 Flop, Schaltzeichen 466 FLOPS (Floatingpoint Operation Per Second) 479 fliichtiger Speicher 470 Fluoreszenz 318 Flussigkristallanzeige 261, 264 FluBwandler 611,626,628,637 -, Eintakt- 628, 630, 631 -, Zwei-Transistor- 630 fold back 621 Folien-Kondensator 113 Foreward Surge Maximum 141 Formatsteuerzeichen 571 Formfaktor 36 Forward Anotation 488 Foto-Sensor 313, 315 Fotodiode 147, 271 -, Lawinen- 276 -, pin- 276 Fotoeffekt 266 Fotolack 322 Fotolithographie 72 Fotomaske 321 fotometrische GroBe 241 Fotothyristor 286 Fototransistor 284 Fotowiderstand 315 ~, Halbleiter-Detektoren 268 Fourier-Analyse 45, 312 FPAL (Field Programmable Array Logic) 528 FPGA (Field Programmable GateArray) 521, 544 Freilaufdiode 626 Freiwerdezeit 235 Frequenz, Abtast- 389 -, Grenz- 360, 362, 366 -,Referenz- 517 frequenzabhangiger Verstarkungsabfall 334 Frequenzkompensation, Operationsverstarker 336 Frequenzmultiplex 589 frequenzsensitiv 513, 517, 516, 516 Frequenzverhalten 399
Frequenzvervielfachung 153 Friihausfall 90 FSM (Foreward Surge Maximum) 141 FTAM (File Transfer Access and Manipulation)-Protokoll 602 Fuhlerleitung 636 Full-Custom-IC 521, 524 Funkentstorung 611, 640 Funktion, disjunktive 558 Funktion, konjunktive 558 -, NIGHT- 426 -,ODER- 427,446 -, Speicher- 560 -, UND- 426, 523 -, Verkniipfungs- 557 Funktionsbaustein 566 Funktionsbereich 326 Funktionsgenerator 52, 545 -, digitaler 380, 381 Funktionsglied, Zahler- 562 Funktionsplan (FUP) 557, 562 Fuse 529 Fuse, Anti- 546 Fuse-Map 533, 536, 537
GAL (Generic Array Logic) 521, 523, 528, 530 GAN (Global Area Network) 584 Gaskonzentrationsmessung 313, 314 Gassensor 317 Gate-Array 446, 521, 523 -, digitales 540 -, Kanal- 540 -, kanalloses 540, 539 -, programmierbares 540, 543 Gateschaltung, FET 203 Gateway 588, 606, 607 Gatter 428, 446 Gatterfunktion, Schaltzeichen 464, 465 Gatterlaufzeit 493 Gatterschaltzeit 540 Geber, Zeit- 561 gedruckte Schaltung 72 gegengekoppelter Verstarker 177, 215 Gegenkopplung 395 -, FET 204,215 -, Mehrfach- 363, 364 -, Spannungs- 336 Gegentakt-Storsignal 637 Gegentaktwandler 631, 632 Gehause, Dual-Inline- 476 -, Flat-Pack- 470 -, LLC (Leadless Chip Carrier)- 476 -, PGA (Pin-Grid-Array)- 470 -, PLCC (Plastic Leaded Chip Carrier)- 470 Gehauseform, digitales Bauelement 463 Generator, Funktions- 545 Gerat 87 -, Programmier- 565
665
Geratesteuerzeichen 571 Gesamtausfall 91 Geschwindigkeit, Ubertragungs- 577 Gesetz, Absorptions- 429 -, Assoziativ- 429 -, De Morgan- 428, 429 -, Distributiv- 429 -, Kommutativ- 429 getaktete Stromversorgung 625 gezielte Korrektur 393 Gibbssches Phanomen 495 Giga-Byte-AdreBraum 406 GIPS (Giga Instructions Per Second) 479 Gleichlauf 334 Gleichrichter, Einweg- 339, 349, 617 -, Spitzenwert- 339, 351 -, Synchron- 625 -,Vollweg- 618 -, Zweiweg- 339, 349, 350 Gleichrichterdiode 139 -, schnelle 143 Gleichrichterschaltung 617 Gleichrichtwert 36 Gleichstromriickfiihrung 357 Gleichstromverstarkung, Transistor 159, 161 Gleichtaktunterdriickung 187, 327, 332, 334 Gleitkommazahl 411 Gleitkommazahl, binare, Normalisierung 412 GHed, Differenzier- 396 -, Integrier- 396 -, Proportional- 396 -, Verzogerungs- 396 GHmm-Aussetzspannung 641 Ghtch 380, 507, 508 GUtch-Free-Design 492, 506 GHxon-Kode 417 Graetz-Schaltung 619 grafisches Verfahren, Spannungsermittlung 16 -, Stromermittlung 16 Gray-Kode 307, 390, 415 Grenzfall, aperiodischer 337, 402 Grenzfrequenz 360, 362, 366, 399, 511 -, Filter 360 -, LED 249 Grenzlastintegral 142 Grenzwert, FET 201 Grobwert 412 GroBe, elektrische 86 GroBe, fotometrische 241 GroBe, physikahsche 2 -, radiometrische 241 Gruppenkode 424 GTO (Gate Turn Off)-Thyristor 233, 238 Gute 128, 366 H /z-Parameter, Transistor 163 H,-Konzentration 313
666
20 Sachwortverzeichnis
Halbbriicke 618 Halbbyte 407,409 Halbleiter 51 -, Empfanger 266 -, Laser 253 -,Physik 51 -, Sender 244 -, Strahlungsemission 244 -, Typenschliissel 168 Halbschwingungsmittelwert 35 Hall-Sensor 306 Hamming-Kode 416 Hammingdistanz 421, 422, 423 Handshake 571, 573 Hanna-Kurve 628 Hardware-Handshake 571, 573 HBE (High Byte Enable) 379 HCMOS (High-Speed-CMOS) 446, 448, 458 HCT (TTL-kompatibler HC-Baustein) 446, 448 HDLC (High Level Data Link Protocol)-Protokoll 588, 602 heiBes Elektron 473, 523 HeiBleiter 101, 309 Herstellgrenzqualitat 91 hexadezimales Zahlensystem 406 HF, komplexe GroBen 226 -, Anpassung 218 ~, Leistungsanpassung 218 -, Reflexion 218 -, Transistor, Ausgangswiderstand 221 -, Transistor, Eingangswiderstand 221 -, Verhalten 97 -, Verstarker 76, 218 -, Wellenwiderstand 220 hierarchische Gliederung 608 Hilfskanalleitung 580 Hilfsspannung 463 Hochfrequenz, s. HF Hochgeschwindigkeits-Netz 610 HochpaB 356,364 Hochsetzteller 633 hochstwertiges Bit 377, 378, 386 Hochvakuumverdampfungs-Technik 314 Hybrid-Schaltkreis 446 -, Speicher 476 -, Technologie 86, 379 Hysterese 128, 344, 345, 370
Impedanz 38 Impedanzwandler 342, 369 Impulsbelastbarkeit 96 Impulsbild 384, 385 Impulsgenerator 562 Impulsmerker 561 Index, Millerscher 55 induktive Langenmessung 304 Induktivitat 125 Infrarot-Strahlungsthermometer 311 Init 573 Injektionslaser 253 Innenwiderstand, dynamischer 341 Instrumentenverstarker 343 Integra tionszeit 356 Integrator 356, 357 -, Miller- 336 integrierender AD-Wandler 383, 384 Integrierglied 396, 517 Integrierte Schaltung 320 -, analoge Schaltung 320 integrierter Spannungsregler 370 -, Kondensator 324 -, Schaltkreis 446 -, Spannungsregler 369, 370, 622 -, Widerstand 323 intelligenter Sensor 319 Intermodulation 213 Internet 585 Interruptleitung 582 intrinsic carrier concentration 58 Intrinsic-Laufzeit 503, 505 intrinsische Tragerdichte 373 Inverse 411 Inverter 446, 456, 493 invertierender addierender Verstarker 347 invertierender Spannungsverstarker 340, 341 lonenimplantation 321, 322, 324, 458 lonenkonzentrations-Messung 314 ionensenstiver FET 318 lonisationsenergie 59 ISDN (Integrated Services Network) 580, 585, 603 ISFET (ionensensitiver FET) 318 Isolationsforderung 641 Isolationswiderstand 112 Istwert 394
I
JEDEC-Datei 533, 538 JFET (Junction-FET) 194 JK-Flip-Flop 515 Junction-FET 157
I/O (Input/Output) 479 -,Profil 549 IC (Integrated Circuit) 446 idealer Operationsverstarker 325 lEC (International Electrotechnical Commission)-Bus 573, 581 IFC (Interface Clear) 574 IGFET (Insulated Gate-FET) 196 IGBT (Insulated Gate BipolarTransistor) 233, 239 Imaginarteil 32
A:-Faktor 495 Kabel, Flachband- 502 -, Koaxial- 502 -, Lange 576 Kaltleiter 16, 104, 309 Kanal, Kommunikations- 592
Kanal-Gate-Array 540 kanalloses Gate-Array 540, 539 Kapazitat 108 -, Eingangs- 326, 503 -, Leitungs- 495 -, Miller- 329 -, Streu- 458 -, Wicklungs- 132 Kapazitatsdiode 149 kapazitive Langenmessung 304 kapazitiver Positionssensor 315 Karnaugh-Veitch 434 Kaskadierung 620 Kaskodeschaltung 331, 333 -, Transistor 192 Kathodenzerstaubungstechnik 314 Kennhnie, Dioden- 71 -, DurchlaB- 507 -, rucklaufige 621 -, Strom-Spannungs- 69 -, Ubertragungs- 456 Keramik-Kondensator 121 Kernform 127, 616, 626 Kirchhoffsche Kegel 9 Klammeroperation 558 Klassifikation 92 KHrrfaktor 213 Knickpunkt 347 Knickspannung 70 Knopfzelle 615 Knotenspannungsanalyse 19, 26 Knotenrechner 484 Knotenregel 9, 340 Koaxial-Kabel 502 Kode 415 -, ASCII- 416,418,568 -, BCD- 409 -, CCITT- 568 -, EBCDI- 568 -, Ein-Bit- 424 -, einschrittiger 417 -, fehlender 383 -, fehlererkennender 416, 421 -, fehlerkorrigierender 421,422 -, Fernschreibe- 416, 417 -, Glixon- 417 - Gray- 307, 390 -, Gruppen- 424 -, Hamming- 416 -, Maschinen- 554 -, Mikro- 479 -, Morse- 416 -, nicht fehlererkennender 416 -, nicht redundanter 416 -, redundanter 416, 421 -, Thermometer- 389 -, Walking- 422 -, Zwei-aus-fiinf- 422 Kodeerweiterungszeichen 573 Kodenummer 474 Kodesicherung 421 Kodierung 415, 568 - F a r b - 95 -, NRZ- 599 -, Um- 592 Kohlenmonoxid-Sensor 317
20 Sachwortverzeichnis Kollektor 328 KoUektorschaltung, Transistor 181, 330 Kollektorstrom 161 kollisionsbehaftetes Zugriffsverfahren 592 koUisionsfreies Zugriffsverfahren 594 kombinatorischer Ausgang 531 Kommastelle, Nach- 411 -,Vor- 411 Kommazahl, Fest- 411 -, Gleit- 411 Kommunikationskanal 592 Kommunikationssteuerungsschicht 591, 593 Kommutativgesetz 429 Komparator 369, 384 Kompensationskondensator 329 Komplement, Einer- 378, 410, 411 -, Zweier- 409, 410 komplexe GroBe, HF 226 - Rechnung 30, 36 komplexer Leitwert 37 - Widerstand 37 Komponentenbus 581 Kompression, Daten- 592 Kondensator 108, 323 -,Abblock- 624 -, Einschicht- 121 -, einstellbarer 124 -, Elektrolyt- 118 -Folien- 113 -, Keramik- 121 -, Kompensations- 329 -, Leistungselektronik 116 -, MK 116 -,MKP 117 -,MKV 117 - , M P 116 -, selbstheilender 116 -, Sperrschicht- 124 Konduktanz 38 konfigurierbarer Logikblock 545 Konjunktion 426 konjunktive Funktion 558 Konstantstromquelle 339, 348 Kontaktlocher 72 Kontaktplan 557 Kontrolle, Buszugriffs- 594 Kontrollstellen 424 Konverter 595, 612 Konzentration, Ladungstrager- 57 Konzentrationsmessung 313 Konzept, QPSX/DQDB (Queued Packet and Synchronous Switch/ Distributed Queue)- 599 KOP (Kontaktplan) 557 Koppelfaktor 214 Kopplung, Einfachmit- 363 -, Faser-Faser 316 -, Netz- 608 Korrektur, gezielte 393 -, Nullpunkts- 386 KorrekturanschluB 382 KorrekturgroBe, Regelung 398
Korrekturradius 423, 424 Korrekturraum 423, 424 Kraft-Sensor 308, 312 Kreisstromverfahren 25 Kriechfall 402 kritische Riickkopplung 336 kritischer Widerstandswert 98 KurzschluBdauer 326 KurzschluBstrom, Ausgangs- 327, 330 KV (Karnaugh-Veitch) 434
Ladung 1, 6 ladungsgekoppeltes Schaltelement (CCD) 313 Ladungspumpe 620 Ladungstragerdichte 57, 60 Lagertemperatur 326 Lambda-Sonde 317 Lambert-Strahler 247 LAN (Local Area Network) 584 -, Planung 608 landesweites Netz (WAN) 585 Lange, Kabel- 576 Langenmessung, induktive 304 -, kapazitive 304 Langenmessung, Wirbelstrom- 304 Langensensor, akustischer 306 -, optischer 306 Langsregler 370, 611, 617, 620, 622 Langswiderstand 376, 506 LAP (Line Access Protocol)-Protokoll 588, 604 Laplace-Transformation 395, 401, 511 Laser, Halbleiter- 253 -, Injektions- 253 Laserdiode 253 Laserloten 80 Laserstruktur 254 Latch-Register 379, 515 Lattice-Diagramm 498, 499 Laufzeit 503 -, Gatter- 493 -, Intrinsic- 503, 505 Laufzeitunterschiede 507 Lawinenfotodiode 276 Layout, Leiterplatte 488 LCA (Logic Cell Array) 521, 540, 543 LCD (Liquid Crystal Display) 261 LDAC (Load DA-Converter) 379 LDR (Light Dependent Resistance), Halbleiter-Detektoren 268 Least Significant Bit (LSB) 377, 378, 386, 405 Lebensdauer, durchschnittliche 91 LED (Light Emitting Diode) 245 Leistung, elektrische 6 Leistungs-Operationsverstarker 3 34 Leistungsanpassung, HF- 218 Leistungsaufnahme, Ruhe- 447 Leistungsbandbreite 327, 330 Leistungsdiode 141
667
Leistungsdiode, Schottky- 144 Leistungstransistor, MOSFET- 210 Leiternetzwerk, R-2R- 375 Leiterplatte 72 -, Entflechtung 487, 488 -, Layout 488 -, Multilayer 72, 502, 505 Leitfahigkeit, elektrische 6, 63 Leitung, abgeschlossene 495 -, Daten- 472, 572, 573, 574 -, Ersatzschaltbild 495 -, Handshake- 571 -, Hilfskanal- 580 -, Interrupt- 580 -, Melde- 573, 575 -offene 501,503 -, Riicksetz- 573 -, Steuer- 572, 573, 574, 575 -, Stromversorgungs- 573, 575 -, verdrillte 502 -,Wort- 472 Leitungsband 56 Leitungsbelag 495 Leitungskapazitat 495 Leitungslange, offene 506 Leitungsreflexion 496, 497 Leitwert 5 -, komplexer 37 Lernprogramm 489 Leuchtdiode 260 Lichtunterbrecher 316 Lichtwellenleiter (LWL) 293, 316, 609 Linear-Output-Hall-Effect-Transducer (LOHET) 306 lineares Gleichungssystem, Losung 22 lineare Uberlagerung 21 linearer Festwiderstand 95 linearer PLL 510 linearer Regler 620 linearer Verstarker 212 Hnearer Zweipol 19 Lineraritatsfehler, Datenwandler 382 Liste, Befehls- 556 Lithographic, Elektronenstrahl- 324 LCC (Leadless Chip Carrier)Gehause 476 LLC (Logic Link Control)-Teilebene 588, 593 Loch 57 Locherstrom 70 Logarithmierschaltung 339, 351 Logik, Arbitrator- 475 -, negative 428 -, Steuer- 472, 476 Logikanalysator 54 Logikblock, konfigurierbarer 545 Logikfamilie 447, 507 logische Aussage 426 logische Einheit 592 logisches Bauteil, programmierbares 527 logisches Netzwerk 521 LOHET (Linear-Output-Hall-EffectTransducer) 306
668
20 Sachwortverzeichnis
lokales Netz 585, 584, 608 Long Word 405 Look-Up-Tabelle 545, 546 Lorentz-Kraft 312 Loten, Laser- 80 -, Stempel- 80 -,Wellen- 79 LSB (Least Significant Bit) 377, 378, 386, 405 LSI (Large Scale Integration)-Bauteil 446 LSTTL (Low-Power-Schottky-TTL) 446, 448, 452 Liickgrenze 627 Luftspule 127 Lumineszenz, Elektro- 316 -, strahlungsinduzierte 316 -, Thermo- 316 -,Tribo- 316 -, Diode 245 LWL 293, 316, 609
M MAC (Medium Access Control)Teilebene 588, 595 magnetfeldabhangiger Widerstand 106 magnetischer Kreis 126 magnetischer Positionssensor 307 Magnetometer 307 magnetoooptischer EfTekt 316 magnetoresistiver Sensor 312 Magneto widerstand 312 Majoritatstragerdichte 64 Makro 524 Makrosymbole 541, 546 MAN (Metropolitan Area Network) 585 Mantisse 412 MAP (Manufacturing Automation Protocol)-Protokoll 592, 602 Marke, Sendeberechtigungs- 596 Maschenstromanalyse 19, 25 Maschenregel 10 Maschinenkode 554 Mask-ROM 473 Maske 320, 322 Masse, effektive 58 Masseebene 505 Massekern 131 Massenspeicher 471 Master-Slave-Flip-Flop 513 Matrix, Speicher- 473, 527 -, Verkniipfungs- 527 maximale Dauerspannung 97 MCM (Multi Chip Modul) 314 MDI (Medium Dependent Interface)Schnittstelle 593 Medien, Ubertragungs- 600 Megasamples Per Second (MSPS) 391 Mehr-Tor-Speicher 475 Mehrdrahtverbindung 577 Mehrfachgegenkopplung 363, 364
mehrstufiger Verstarker, Rauschen 225 Meldeleitung 573, 575 Meldung, Ruck- 488 -, Vorwarts- 488 Merker 554 -, Flanken- 561 -, Impuls- 561 -, Schritt- 565 MesaprozeB 149 Messung, Gaskonzentration 313 -, lonenkonzentration 314 MeBbereichserweiterung 13 MeBgerat 52 MeBprinzip 298, 299 MeBverstarker 343 MeBwertaufnehmer 298 Metallglasurwiderstand 100 metallische Bindung 3 Metallisierung 322 MHS (Message Handhng System)Protokoll 600 MIC (Medium Interface Cable)Schnittstelle 595 Microbending-Effekt 316 Microstrip 502, 504 Mikrocomputer, Single-Chip- 480 Mikrokode 479 Mikroprozessor 479 Mikrorechner 478 Mikrorechner-Schnittstelle 379, 387 Miller-Integrator 336 Miller-Kapazitat 181, 329 Millerscher Index 55 MILNET (Military Network) 585 MIMD (Multiple Instruction Multiple Data) 479 Minimierung, Gleichungen 435 Minoritatstragerdichte 64 MIPS (Million Instructions Per Second) 479 Mischbestiickung 81 missing code 383 mitgekoppelter Verstarker 367 Mitkopplung 215, 334, 344 Mittelpunkt-Schaltung 618 MK-Kondensator 116 MKP-Kondensator 117 MKV-Kondensator 117 MMS (Manufacturing Message Specification) 600 Mobilfunknetz 392 Modell 7-Schichten-, 588 -, DNA (Digital Network Architecture)- 593 -, SNA (System Network Architecture)- 592 Modulation, Laser 256 -,LED 248 -, Polarisation 316 -, Pulsbreiten- 625 -, Wellenlange 316 monohthische Schaltung 320 Morse-Kode 416 MOS (Metal-Oxide-Semiconductor) 446, 448
-, Bauelement 323 -, Feldeffekttransistor, s. MOSFET -, Transistor 323 MOSFET 196 -, Doppelgate- 206 -, Dual-Gate 206 -, Eingangswiderstand 197 -, Leistungstransistoren 210 -, Umschalter 377 Most Significant Bit (MSB) 377, 378, 386, 405 MP-Kondensator 116 MSI (Medium Scale Integration)Bauteil 446 MSPS (Mega Samples Per Second) 391 MST (Multiplexed Slotted and Token Ring) 600 MTBF (Mean Time Between Failure) 539, 547 Multi-Chip-Modul 314 multicast 573 Multiemitter-Transistor 450 Multilayer 72, 504 Multimeter 52 -, Digital- 386 Multiplex, Frequenz- 589 -, Zeit- 589, 599 Multiplexer 446 multiplizierender DA-Wandler 376 Multiplizierer 353 N n-Bit-Wandler 376 n-Halbleiter 60 Nachkommabit 412 Nachlauffilter 509 Nachrichtencontainer 597 NAND-Gatter 431, 540, 542, 548 NCDT (Non Contacting Displacement Transducer) 305 NDAC (No Data Accepted) 574 Nebenstelle, ISDN- 605 Negation 557 negative Logik 428 - Zahl 410, 432 Negierung, doppelte 429 NEP (Noise Equivalent Power), Halbleiter-Detektoren 268 Netz 568,584 -, AnpaB- 230 -, Backbone- 610 -, Basisband- 587, 589 -, Breitband- 587, 589 -, digitales 603 -, elektrisches 9, 22 -, FDDI 599 -, Hochgeschwindigkeits- 610 -, landesweites (WAN) 585 -, lokales (LAN) 585, 586 -, Mobilfunk- 392 -, Topologie 586 -, weltweites 584 -, Zugriffsverfahren 592 Netz-Analysator 54
20 Sachwortverzeichnis Netz-Kopplung 608 Netzgleichrichter 141 Netzliste 487, 488 Netzriickwirkung 643 Netzteil, Schalt- 612 -, Transformator- 617 Netzwerk, logisches 521 -, RC- 325 Netzwerk, Ruckfiihr- 336, 346 Neutron 3 NF-Analysator 54 Nibble 407,409 nicht fehlererkennender Kode 416 nicht fliichtiger Speicher 470, 473 nicht fluchtiges RAM 473 nicht invertierender Spannungsverstarker 341, 342 nicht invertierender, addierender Verstarker 347 nicht monoton (Datenwandler) 382 nicht redundanter Kode 416 NICHT-Gatter (Inverter) 426, 428 nichtlineare Riickfuhrung 345 nichtlinearer Verstarker 212, 345 - Widerstand 100, 351 Nichtlinearitat 97, 382 niedrigstwertiges Bit (LSB) 377, 378, 386 Nixie-Rohre 260 NMOS-PROM 474 Non-Conducting-DisplacementTransducer (NCDT) 305 NOR-Gatter 431, 540, 542, 548 NORDUNET 585 Normalform, ODER- 430 Normalisierung, binare Gleitkommazahl 412 normierte AmpHtude 499 Normreihe 92 Notch-Filter 368 NPB (New Product Birthing) 486 NRFD (Not Ready For Data) 574 NRZ (No Return to Zero)-Kodierung 599 NSFNET (National Science Foundation Network) 585 NTC (Negative Temperature Coefficient)-Silicium 309 -, Widerstand 101, 309 NTD (Neutron Transmutated Doped)-Silicium 312 Nullpunktskorrektur 386 Nullspannung, Eingangs- 326 numerische Anzeige 263 Nutzbit 424 NV (Non-Volatile)-RAM 475 Nyquist-Sampling 389 O OB Organisationsbaustein) 565 oberflachenmontierte Bauteile 76 OCCAM 485 ODER-Funktion (OR) 427, 428, 446, 523, 557
ODER-Normalform 430 ODER-Verkniipfung, exklusive 428 offene Leitung 499 - Leitungslange 506 - Verstarkung 340 -, belastete Leitung 503 -, unbelastete Leitung 503 Offline-Programmierung 319 Offsetfehler 382 Offsetspannung 188, 325, 329 ohmscher Bereich, FET 195 ohmsches Gesetz 7, 37 oktales Zahlensystem 406 Online-Programmierung 319 Open-Emitter-Ausgang 462 Operand 555 Operationen, Klammer- 558 Operationsverstarker 324, 621 -, Aufbau 325 -, Begiffe 326 -, dynamisch riickgekoppelter 355 -, dynamische Beschaltung 354 -, idealer 325 ~, Leistungs- 334 -, realer 325 -, Schaltzeichen 325, 328 -, schneller 324 -, statische Beschaltung 337 optische Temperaturmessung 310 optischer Langensensor 306 optochemischer Sensor 318 Optode 318 Optoelektronik 240 Optokoppler 290 Ordnungszahl 517 Organisation, Speicher 477 Organisationsbaustein (OB) 565 Ortskurve 227 OSI (Open Systems Interconnection)Schichtenmodell 589 Oszillator, spannungsgesteuerter 510, 512, 513, 515, 517 Oszilloskop 52 OversampUng 50, 389
p-Halbleiter 62 PAL (Programmable Array Logic) 446, 521, 522, 523, 527, 533 Parallel-AD-Wandler 383, 389 Parallel-Rechner 484 parallele Ubertragung 570 Parallelschaltung, Wechselstromkreis 42 -, Widerstand 11 Parameter, tJbertragungs- 510 Paritat 418, 577 Paritatsbit 418, 421 passives Bauelement 87 PaB, Band- 356, 365 -, Hoch- 356, 364 -, Tief- 356, 360 PB (Programmierbaustein) 565 PC-Bus 581
669
PD (Phase Detector)-Glied 509, 510, 513 PDS (PLD-Design)-Datei 535, 538 Pegel 574 -,TTL- 541,573 Pegelanpassung 449 Pegelumsetzung 461 periphere Schnittstelle 379 peripherer Baustein 446 Peripheriebus 581 Pfad, Riickwarts- 509, 510 -, Vorwarts- 509, 510 Pfeilung 5, 8 PGA (Pin Grid Array)-Gehause 470, 542 Phanomen, Gibbssches 495 Phase Locked Loop (PLL) 509 Phasenanschnittsteuerung 237 Phasendrehung 334 Phasengang 361, 400 Phasenkonzept 486 Phasenregelkreis 509 Phasenreserve 327 Phasenschnittsteuerung 237 phasensensitiv 511, 513, 515, 516, 517 Phasenvergleicher 509 PHY-Sublayer 599 physikaHsche Einheit 592 physikalische GroBe 2 piezoelektrischer Sensor 308 piezoresisitiver Sensor 308, 312 Pin 446 pin-Diode 150 pin-Fotodiode 276 Pin-Transfer 78 Planartechnik 149, 320 Plasma-Display 260 Platin-Widerstand 309 PLCC (Plastic Leaded Chip Carrier)Gehause 470 PLD (Programmable Logic Device) 521, 522, 527 PLL (Phase Locked Loop) 509 PLS-Zwischenschicht 595 PMD-Sublayer 599 pn-Ubergang 67 Poisson-Gleichung 67 Pol, dominierender 401 Pol-Splitting 336 Polarisation, Modulation 316 Polstelle 398 Positionssensor 304, 315 -, kapazitiver 315 -, magnetischer 307 Postdienst 604 Potential 5 Potentialtrennung 613 Potentiometer 107 -, elektronisches 377 -, Widerstands- 304 Potentiometerschaltung 15 Prazisionsgleichrichter 349 Prazisionsverstarker 333 Primarzelle 614, 615 Produkt-Linie, PAL 527
670
20 Sachwortverzeichnis
Produkthaftung 639 Profil, I/O- 549 Programm, Steuer- 552 Programmbaustein (PB) 565 Programmdarstellung 555 programmierbares Gate-Array 544, 545 programmierbares logisches Bauteil 527 Programmiereinrichtung 565 Programmiergerat 552, 565 Programmierung, Offline- 319 -, Online- 319 -, strukturierte 565 Programmspeicher 554 PROM (Programmable Read Only Memory) 473 PROM, Boot- 544 propagation delay 447, 459, 545 Proportionalglied 396 Protokoll 577 -,ACSE- 602 -, DDCMP- 593 -, ETX/ACK (End of Text/Acknowledge) 577 -,FTAM- 602 -,LAP- 604 -, MAP- 592, 600 -, MHS- 600 -, TCP/IP- 585 -, TOP- 592, 600 -, XON/XOFF- 577, 588 ProtokoUfamilie 588 Proton 3 ProzeBabbild 554 ProzeBbus 585 ProzeBsignal 554 Priifbit 421 Priifplan 92 PTC (Positive Temperature Coefficient)-Widerstand 104, 309 Pulsbreitenmodulation 625 Pulsfahrplan 490 Pulsrahmentechnik 599 Pumpe, Ladungs- 620 push pull converter 632 PVD-Technik 314 Pyrometer 310, 316
QPSX/DQDB (Queued Packed and Synchronous Switch/Distributed Queue)-Konzept 599 Qualitat, Herstellgrenz- 91 Qualitatssicherung 91, 304 Quanten-Hall-Effekt 5 Quantisierungsfehler 382 Quantisierungsrauschen 389, 392 Quelle 194 -, Energie- 612 -, Spannungs- 612 Quellenwiderstand 496 Querwiderstand 376 Quittierungssignal 572
R-2R-Leiternetzwerk 375 radiometrische GroBe 241 Rahmen 571, 588 RAM (Random Access Memory) 470, 471 -, Dual-Port- 475 -, nicht fliichtiges 473 -Shadow- 476 -, statisches 471 Raumladungszone 67, 69 Raumwinkel 242 rauschaquivalente Leistung, Halbleiter-Detektoren 268 Rauschdichte 327 Rauschen 98 -, mehrstufiger Verstarker 225 -, Quantisierungs- 389, 392 -, Sperrschicht-FET 199 -, Transistor- 163 Rauschfaktor 225 Rauschparameter 224 Rauschspannungsabstand 453, 456, 458 Rauschspektrum 389 RC 574, 579 RC-Glied 360 RC-Netzwerk 325 Reaktanz 38 Reaktionszeit 554 realer Operations verstarker 325 Realteil 32 Rechenkern 479 Rechner, CISC- 479,484 -, Knoten- 484 -, Parallel- 484 - R I S C - 482 Rechnerbus 581 Rechnersysteme, verteilte 484 Rechnung, komplexe 30, 36 redundanter Kode 416, 421 redundantes Bauteil 506 Redundanz 421 Reemission 316, 318 Referenzelement, Bandgap- 369, 371, 372 Referenzfrequenz 517 Referenzsignal 510 Referenzspannung 370, 371, 374, 375 reflektierte Spannung 496 Reflexion 316, 318 - , H F - 218 -, Leitungs- 494, 495 Reflexions-Sensor 316 Reflexionsfaktor 219, 227 Reflexionskoeffizient 496 Reflow-Loten 79 Regelkreis 335, 337 Regelung, stabile 398 Regelungstechnik 393, 636 Regenerator 605 Register, Latch- 379 registergesteuerter Ausgang 531 Regler, Festspannungs- 623
-, Langs- 370, 611, 617, 620, 622 -, linearer 620 -, Shunt- 370,611,618,624 -, Spannungs- 370, 371 -Verlust- 617,618,623,636 Reihenschaltung, Wechselstromkreis 41 -, Widerstand 10 Rekombination 64 Remanenz 129 REN (remote Enable) 574 Repeater 607 Reset 573 Resistanz 38 Resonanz 41, 42 Resonanzfrequenz 366 Resonanzwandler 611, 634 Reststrom 324 -, Sperrschicht-FET 200 -, Transistor 165 reverse recovery 142, 626 Ringkernspule 133 RISC (Reduced Instruction Set Computer)-Rechner 481 RMS (Root Mean Square) 141 ROM (Read Only Memory) 470, 473 ROM, Mask- 473 Router 602, 606 Routing 588 RS-Flip-Flop 515 RS-Speicher-Flip-Flop 560 RS232/E 575 RTS 574, 575 RuckfluBdampfung 220 Riickfiihrnetzwerk 336, 346 Riickfiihrung, Gleichstrom- 357 -, nichtlineare 345 Riickfiihrwiderstand 357, 362 riickgekoppelter Operationsverstarker, dynamisch 355 Ruckkopplung 214, 334, 335, 336 rucklaufige Kennlinie 621 Riickmeldung 488 Riicksetzen 560 Riicksetzleitung 573 Ruckwartspfad 509, 510 Ruckweisegrenze 91 Riickwirkung, Netz- 643 Ruheleistungsaufnahme 447 Ruhestrom 332
S-Parameter 222 SA-(Stack-At)-Fehler 539 Sample and Hold 387, 388 Sampling, Nyquist- 389 SAP (Service Access Point) 588 Sattigungsinduktion 129, 632 Satz, Befehls- 555 Sauerstoff-Sensor 317 SBC (Single Board Computer) 481 Scattering Parameter 222 s e c (Single Chip Computer) 481
20 Sachwortverzeichnis Schaltalgebra 426, 429 Schaltdiode 135 Schaltelement, ladungsgekoppelter (CCD) 313 Schalter, Schwellwert- 344 Schaltflanke 494, 503 Schaltgeschwindigkeit, digitales Bauelement 493 Schalthysterese 344, 345 Schaltkreis, hybrider 446 -, integrierter 446 Schaltnetzteil 612 Schaltplanentwicklung 487 Schaltstromspitze 457 Schaltung, Abtast- und Halte- 387, 388 -, analoge, integrierte 320 -, Delogarithmier- 339, 353 -, Delon- 619 -, FET 202 -, Filter- 335, 360 -, gedruckte 72 -, Gleichrichter- 619 -, Graetz- 619 -, Logarithmier- 339, 351 -, Mittelpunkt- 618 -, monolithische 320 -, Stabilisierungs- 618 -, statische 337 -, Subtraktions- 342 -, Villard- 619 -, zeitkritische 493 Schaltungsentwicklung 432 Schaltungssynthese 434 Schaltungstechnik, digitale 404 Schaltverzogerung 494 Schaltzeichen, digitales Bauelement 463 -, Flop 466 -, Gatterfunktionen 464, 465 -, MSI-Baustein 466 -, Operationsverstarker 325, 328 -, Zahler 466 Schaltzeit 447, 459 -, Gatter- 540 -, Transistor 166 Scheibenwicklung 132 ScheingroBe 37 Scheitelfaktor 36 Schicht, Anwendungs- 588, 590 -, Bitiibertragungs- 589 -, Darstellungs- 589, 590 -, Kommunkationssteuerungs589, 591 -, PLS- 595 -, Sicherungs- 589 -, Transport- 588, 589, 591 -, Verarbeitungs- 590, 592 -, Vermittlungs- 587, 588, 595 Schichtenmodell, OSI- 589 Schichtwiderstand 100 Schiedsrichter 475 Schleusenspannung 70 Schmitt-Trigger 338, 344, 370 schnelle Gleichrichterdiode 143 schneller Operationsverstarker 324
Schnittstelle 568, 571 -, analoge 379, 406 -, APPC (Advanced Program to Program Communication)- 593 -, Bus- 480 -, Daten- 488 -, digitale 379, 406 -, MDI (Medium Dependent Interface)- 595 -, MIC (Medium Interface Cable)595 -, Mikrorechner- 379, 387 -, periphere 379 -, Stromschleifen- 580 -, Ubergabe- 588 -, X.- 580 Schnittstelleneinheit 479 Schottky-Diode 138 Schottky-Leistungsdiode 144 Schreibverfahren, ElektronenstrahlDirekt- 549, 550 Schrittmerker 565 Schrodingergleichung 56 Schutzdiode 460 Schwellwertschalter 344 Schwingneigung, Verstarker- 231 Schwingung 333 SCR (Silicon Controlled Rectifier)Thyristor 233 SDLC (Sychronous Data Link Control)-Protokoll 588 Sea of Gates (See von Gattern) 540, 541 Sechzehnsegment-Anzeige 265 Sekundarelement 612 sekundarer Durchbruch 167 Selbsterregung 334, 337, 367 selbstheilender Kondensator 116 selektives Filter 365 Sendeberechtigungsmarke 596 Sendebereitschaft 576 Sender, Halbleiter- 244 sensitiv, frequenz- 513, 516, 517, 518 sensitiv, phasen- 511, 513, 515, 516, 518 Sensor 298
-, Beschleunigungs- 312 -, Bild- 286 -, chemischer 313, 317 -, Dickschicht- 317 -, Druck- 308, 312 -, elektrochemischer 317 -, faseroptischer 316 -, Feuchte- 314 -,Foto- 313,315 -,Gas- 317 - H a l l - 306 -, intelligenter 319 -, Kohlenmonoxid 317 -, Kraft- 308, 312 -, magnetoresistiver 312 -, optochemischer 318 -, piezoelektrischer 308 -, piezoresistiver 308, 312 -, Positions- 304, 315
671
-, Reflexions- 316 -, Sauerstoff- 317 -, Strahlungs- 314 -, Stromungs- 315 -, Temperatur- 308, 312 -, Weg- 304 Sensor-Array 312 serielle Ubertragung 570 serieller Bus 582 Setzen 560 -^ Shadow-RAM 476 Shannonsches Abtasttheorem 49 Shuntregler 370,611,618,624 sicherer Arbeitsbereich 630 Sicherheit 640 -, Stor- 453 Sicherung 527 -, Kode- 421 Sicherungsschicht 589 Siebdruck 79 Sieben-Schichten-Modell 588 Siebensegment-Anzeige 263 Signal, Achtung- 576 -, Auftakt- 574 -, Chip-Select- 444 -, Eingang- 552 -, Ende- 574 -, ProzeB- 552 -, Quittierungs- 574 -, Referenz- 510 -, Summen- 530 -, Warte- 574 Signalflanke 560 Signalfrequenz 49 Signalleitung, abgeschlossene 462 Silicium-Technik 312 Silicium-Widerstand 103 Silicon Compiler 548 SIMD (Single Instruction Multiple Data) 479 Simplex-Betrieb 569 Simulation 488, 533 Single-Chip-Mikrocomputer 480 Skalenfaktor 347 Slotted-Ring 597 SMD (Surface Mounted Device)-Bauteil 77 SMD-Verbindungstechnik 78 Smith-Diagramm 226, 228 SMT (Surface Mounted Technology) 76 SNA (Systems Network Architecture)-Modell 586, 592 SOAR (Safe Operating Area) 630 Software-Baustein 565 Software-Handshake 571 Solarzelle 279 Solenoid 131 Soll-Ist-Abweichung 393 Sollwert 394 Sonde, Lambda- 317 Sourceschaltung, FET 203 Spannung 3 -, Bandlucken- 371, 374 -, Basis- 332 -, Bias- 463
672
20 Sachwortverzeichnis
Spannung -, Diagonal- 343 -, Differenzeingangs- 326 -, Diffusions- 373 -, Eingangs- 326 -, Eingangsfehl- 325, 329, 333 -, Eingangsnull- 326 -,Hilfs- 463 -, Offset- 188, 325, 385 -, Referenz- 370, 371, 374, 375 -, reflektierte 496 -, Speise- 326 -, Temperatur- 352, 372, 68 -, Versorgungs- 611, 612, 613, 622 -Wechsel- 34 Spannungs-Vervielfacher 619 spannungsabhangiger Widerstand 104 Spannungsdoppelbrechung 316 Spannungsfestigkeit 458 Spannungsgegenkopplung 180, 336 spannungsgekoppelte Verstarkerstufe 325 spannungsgesteuerter Oszillator 508, 510,511, 513, 515 Spannungsquelle 612 -, Ersatz- 20 Spannungsregler 370, 371 - F e s t - 623 -, integrierter 369, 370, 622 Spannungsriickwirkung, FET 199 Spannungsriickwirkung, Transistor 162 Spannungsstabilisator 369 Spannungsteiler 376 -, steuerbarer, FET 205 Spannungs verdoppler 619 Spannungsversorgungsebene 505 Spannungsverstarker, invertierender 340, 341 -, nicht invertierender 341, 342 Spannungsverstarkung 327 Spannungswandler 612 Speed-Power-Product 448 Speicher 446, 468 -, batteriegepufferter 475 -, dynamische 468 -,Flip-Flop- 471 -, fliichtiger 470 -, hybrider 476 -, Massen- 471 -,Mehr-Tor- 475 -, nicht fliichtige 470, 471 -, Organisation 477 -, Programm- 552 -, Stapel- 479 -, statische 468 -, Zwei-Tor- 475 Speicher-Bauelemente 468 Speicher-Mikroprozessor 446 Speicherdienst 606 Speicherdrossel 611, 626, 631, 632 Speicher-Flip-Flop, RS- 560 Speicherfunktion 560 Speichermatrix 473, 527 speichern 560
speicherprogrammierbare Steuerung 552 Speisespannung 326 Spektrum, Rausch- 389 Spektrumanalysator 54 Sperr-Erholzeit 142, 626 Sperrbereich 232 Sperrsattigungsstrom 69, 70 Sperrschicht-FET 198 Sperrschicht-Kondensator 124 Sperrschichtkapazitat, Transistor 165 Sperrschichttemperatur 326 Sperrspannung, Transistor 166 Sperrstrom 69 Sperrverlustleistung 142 Sperrverzogerungszeit (Diode) 138 Sperrwandler 626, 632, 633 Spezifikation 486 -, Detail- 486 -, System- 486 spezifische Ausstrahlung 241 spezifischer elektrischer Widerstand 6 Spitzenwert-Gleichrichter 339, 351 Splitting, Pol- 336 Sprungantwort 396 SPS (speicherprogrammierbare Steuerung) 552 Sputter-Technik 314 SRAM (Static Random Access Memory) 544 SRQ (Service Request) 574 SSI (Small Scale Integration)Bauteil 446 stabile Regelung 398 Stabihsator, Spannungs- 369 Stabilisierungs-Schaltung 618 Stabilitat 98, 333, 334 Stabilitatsbedingung 398, 400 Stabilitatsbetrachtung 334 Stack 479 Stack-At-Fehler 539 Standard-Zellen-Array 521, 523, 547 standardisierter ASIC 550 Standardverstarker 330 Stapelspeicher 479 Startbit 570 statische Schaltung 337 statischer RAM 471 Status-Ausgang 613 Stehwellenverhaltnis 220 Steilheit, Flanken- 360, 494 Stellglied 370 Stempelloten 80 Step-Recovery-Diode 143, 153 STEP5 555 Stemkoppler 607 steuerbare Spannungsteiler, FET 205 Steuerleitung 572, 573, 574, 575 Steuerlogik 472, 474 Steuerprogramm 552 Steuerung 393 -, Ablauf- 563 -, Phasenanschnitt- 237
-, speicherprogrammierbare 552 -, Ubertragung- 571 -, verbindungsprogrammierte 552 Steuerwerk 554 Steuerzeichen 572, 573 Stopbit 570 Storaussendung 613 Storfestigkeit 72, 613 storfreier Entwurf 506 Storquelle 325 Storsicherheit 453 Storspannungsabstand 453, 458, 459, 498 Storstellenleitung 60 Storung, Funk- 613, 640 Storunterdriickung, AD-Wandler 385 Strahlstarke 241 Strahlungs-Sensor 314 Strahlungsemission, Halbleiter 244 Strahlungsenergie 241 strahlungsinduzierte Lumineszenz 316 Strahlungsleistung 241 Streifenleiter 75, 502, 504 -, Triplate- 502, 504 Streu-Parameter 222 Streukapazitat 458 Streuung, Exemplar- 347 strip hne 75 Strobe 369, 572 Strom 3 -,Ableit- 613 -, AusgangskurzschluB- 327, 330 -, Drain- 457 -, Drossel- 626, 625, 627, 628, 630, 632 -, Eingangsnull- 326 -, Ruhe- 332 -, Transistor- 166 -, Wechsel- 34 Strom-Spannungs-Kennlinie 69 -, Wandler 342 Stromaufnahme 327 Stromgegenkopplung 175, 176 Stromlaufplan 531, 555, Stromquelle 185 -, Ersatz- 21 -, Konstantstrom- 339 -, nach Widlar 371 Stromschleife 613 Stromschleifenschnittstelle 580 Stromspiegel 331 Stromspitze, Schalt- 457 Stromungs-Sensor 315 Strom versorgung 611 -, getaktet 625 Stromversorgungsleitung 573, 575 Stromverstarkung, differentielle 161 -, Transistor 160 strukturierte Programmierung 565 STTL (Shottky TTL) 446, 448, 452 Sublayer, PHY (Physical)- 599 -, PMD (Physical Medium Dependent)- 599 Substrat 322
20 Sachwortverzeichnis Subtrahierverstarker 185, 189, 328, 329, 330, 336, 338, 342 Subtraktionsschaltung 342, 358 sukzessive Approximation, AD-Wandler 383, 386 Summensignal 530 Super-j5-Transistoren 333 Suppressor-Diode 146 Surface-Mounted-Technology (SMT) 76 Suszeptanz 38 Symbol, Block- 555 -, Funktionsplan- 565 Symbol, Makro- 541, 548 Synchron-Gleichrichter 625 synchrone Ubertragung 599 synchrones Datenformat 570 Synchronisierung 570, 599 Synthese, Schaltungs- 434 System, flankengetriggertes 506 Systemspezifikation 486
T-Filter, Doppel- 368 T-Glied, TiefpaB-362 Tabelle, Look-Up- 543, 546 Tabelle, tJbergangs- 534 Takt-Baum 518 Tantal-Elko 121 Tastfrequenz 49 Tastverhaltnis 46, 512, 626, 627, 629, 633, 634, 635 TC (Transmitted Signal Element Timing) 576, 579 TCP/IP (Transport Control Protocol/ Internet Protocol)-Protokoll 585 Technik, CMOS- 377 -, CVD (Chemical Vapour Deposition)- 314 -, Dickschicht- 315 -, Dunnfilm- 314 -, Hochvakuumverdampfen 314 -, Hybrid- 379 -, Kathodenzerstaubungs- 314 -, Pulsrahmen- 599 -, PVD (Physical Vapour Deposition)- 314 -, Sputter- 314 Teilentladung 641 Telegraphen-Kode 417 Telegraphengleichung 495 Temperatur, Abgleich- 329 -, Lager- 326 -, Sperrschicht- 326 -, Transistor- 167 -, Umgebungs- 326 Temperatur-Sensor 308, 312 Temperaturabhangigkeit 98 Temperaturkoeffizient 6, 112 -,LED 248 Temperaturmessung, Diinnschicht 314 -, optische 310 Temperaturspannung 68, 352, 372 Temperaturverhalten, SperrschichtFET 201
Test, PLD (Programmable Logic Device) 539 Testvektor 539 Text Mail 606 thermoelektrischer Effekt 309 Thermoelement 309 Thermokette 314 Thermolumineszenz 316 Thermometer, Widerstands- 309 -, Strahlungs- 311 - -Kode 389 Thermowiderstand 315 Thyristor 232 Thyristor, Abschalt- 233 -, Foto- 286 -, GTO (Gate Turn Off)- 233, 238 -, IGTB (Insulated Gate Bipolar)233, 239 -, SCR (Silicon Controlled Rectifier)233 TiefpaB 325, 334, 335, 356, 360, 517 -, Einfachmitkopplung 363 -, Mehrfachgegenkopplung 362 -, T-Glied 362 TiefpaBfilter 50, 509 Tiefsetzsteller 611, 626, 628, 633 Timer 561 Toggle-Frequenz, FF- 447 Token-Bus 596 Token-passing 596 Token-Ring 597 Toleranz 92 TOP (Technical and Office-Protocol)Protokoll 592, 602 Topologie, Netz- 586 Tor 194 Toroid 133 Totem-pole-Ausgang 452 Tragerdichte, intrinsische 373 Transceiver 599 Transduktor 611, 632 Transfercharakteristik 456, 459 Transformator 611 -, Netzteil 617 -, Wicklung 616, 628, 629 Transistor 156, 351 -, Arbeitsbereich 167 -, Arbeitspunkt 177 -, Ausgangsleitwert 162 -, Basisschaltung 183 -, Beschaltung 158 -, Betriebsbereich 158 -, Bootstrapschaltung 182 -, Darlington- 329, 332 -, Datenblatt 168 -, Differenz- 462 -, Doppel- 352, 354 -, Eingangswiderstand 159 -, Emitterschaltung 173 -, Endstufen- 330 -, Ersatzschaltbild 159 - F E T - 194 -, Foto- 284 -, Gleichstromverstarkung 159, 161 ~, /i-Parameter 163 -, HF-, Ausgangswiderstand 221
673
-, HF-, Eingangswiderstand 221 -, Kaskodeschaltung 192 -, Kollektorschaltung 181, 330 -, MOS 323 -, Multiemitter- 450 -, Reststrom 165 -, Schaltzeit 166 -, Spannungsruckwirkung 162 -, Sperrschichtkapazitat 165 -, Sperrspannung 166 -, Strom 166 -, Stromverstarkung 160 -,Super-i?- 333 -, Temperatur 167 -, Transitfrequenz 166 -, Verlustleistung 167 Transistor-Rauschen 163 Transitfrequenz 331 -, Transistor 166 Transportschicht 588, 589 Transputer 483 Trennung, Potential- 613, 630 Tri-State-Ausgang 460, 521, 542 Tri-State-Ausgangsregister 387 Triac 233 Tribolumineszenz 316 Trigger, Schmitt- 338, 344, 370 Triggerdiode, Triac- 146 Triodenbereich, FET 196 Triplate-Streifenleiter 502, 504 TTL (Transistor-Transistor-Logik) 446, 448, 450, 543 TTL-Pegel 543, 573 Tunneldiode 154 Typenschliissel, Halbleiter- 168 U tibergabeschnittstelle 588 Ubergangstabelle 534 Uberkopplung 500 Uberlagerung, Uneare 21 iJberschuBdichte 65 Ubertrag 409 Ubertragung 571 -, asynchrone 599 -, parallele 570 -, serielle 570 -, synchrone 599 Ubertragungsfunktion 338, 339, 340, 343, 346, 348, 355, 369, 396, 511, 517 -, Regelung 395 Ubertragungsgeschwindigkeit 577 Ubertragungskennlinie 456 Ubertragungsmedium 596 Ubertragungsparameter 510 Ubertragungsrate 588 Ubertragungssteuerung 571 Ubertragungssteuerzeichen 571 Ubertragungsverfahren, bitorientiertes 588 -, zeichenorientiertes 588 ULSI (Ultra Large Scale Integration)Bauteil 446
674
20 Sachwortverzeichnis
Ultraschall 306 Umgebungstemperatur 326 Umkodierung 592 Umschalter, MOSFET- 377 Umschaltpunkt 345 Umschaltzeichen 417, 418 Umsetzbauteil 449 Umwandlung, aquivalente 43 unbelastete, offene Leitung 503 UND-Funktion 426,523 UND-Gatter (AND) 428, 446, 450, 523, 531 Universalbefehl 573 Unstetigkeit 383 Unterdriickung, Betriebsspannung 327 -, Gleichtakt- 187, 327, 332, 334 UP-Ausgang 515, 517 USENET 585
V.24-Schnittstelle 572, 575 Vakuum-Fluoreszenz-Display 260 Valenzband 56 Varactordiode 149 Varistor 104 VBD (Vorzeichen-Betrags-Darstellung) 410, 432 VCO (Voltage Controlled Oscillator) 510, 512, 513, 515, 517 VCS (Voltage Circuit Service)Dienst 588 VDR (Voltage Dependent Resistor) 104, 346 Verarbeitungsschicht 592 Verbindung, Mehrdraht- 577 -, Zweidraht- 577 Verbindungshalbleiter 55 verbindungsprogrammierte Steuerung 552 Verbindungstechnik, SMD- 78 verbotene Zone 56 Verdoppler, Spannungs- 619 verdrillte Leitung 502 Verfahren, Wage- 387 Vergleicher, Phasen- 509 Verkabelung 609, 610 Verkniipfung, binare 426 -, Boolesche 428, 429, 531 Verkniipfungselement 531 Verkniipfungsmatrix 527 Verlustleistung, Sperr- 142 -, Transistor 167 Verlustregler 618, 623, 636 Vermittlungsschicht 587, 595 Vermittlungssystem 605 Versatz 382 VerschleiBausfall 90 Versorgungsebene, Spannungs- 505 Versorgungsspannung 611, 612, 613, 622 Verstarker, nichtlinearer 212, 345 Verstarker 298 -, Abtast- und Halte- 388 -, addierender 347
-, Briicken- 342 -, Differenz- 185, 328, 329, 330, 336, 338, 342 -, Doppel- 330 -, Elektrometer- 342, 385 -, Exponential- 353 -,Fehler- 370 -, gegengekoppelter 215 - , H F - 218 -, hohe Frequenzen 191 -, Instrumenten- 343 -, linearer 212 -, MeB- 343 -, mitgekoppelter 367 -, nichtlinearer 212, 345 -, Operations- 619 -, Prazisions- 333 -, Schwingneigung 231 -, Standard- 330 Verstarkerstufe 328 -, spannungsgekoppelte 325 Verstarkung 46 -, offene 340 -, Spannungs- 327 Verstarkungs-Bandbreite 191 Verstarkungs-Bandbreite-Produkt 327 Verstarkungsabfall 334 Verstarkungsfehler 382 verteilte Rechnersysteme 484 Vertraglichkeit, elektromagnetische 613, 642 Vervielfacher, Spannungs- 619 Verzogerung, Schalt- 494 Verzogerungsglied 335, 396 Verzogerungsglied 396 VFD (Vakuum Fluoreszenz Display) 260 Vier-Quadranten multiplizierender DA-Wandler 378 Vierschichtdiode 232 Villard-Schaltung 619 VLSI (Very Large Scale Integration)Bauteil 446, 541 Voice Mail 606 Voll-Duplex 484 Vollbriicke 619 Volldisjunktion 428 Vollkonjunktion 426, 430 Vollkundenschaltkreis 521, 524 Vollweg-Gleichrichter 618 Vorkommabit 412 Vorkommastelle 411 Vorrat, Befehls- 552, 555 Vorwartserholzeit 144 Vorwartsmeldung 488 Vorwartspfad 509, 510 Vorzeichen-Betrags-Darstellung 410 Vorzeichenbit 410 VSWR (Voltage Standing Wave Ratio) 220 W
Wafer 320 Wageverfahren
386, 387
Wahrheitstabelle 427 Walking-Kode 422 WAN 585 Wandler AD- 298, 375, 383 -, AD-, integrierender 383, 384 -, Analog-Digital- 375, 383 -, BCD-Gray-Kode- 443 -, DA- 375 -, Daten- 379 -, Delta-Sigma- 383, 392 -, Digital-Analog- 320, 375 -, DurchfluB- 229, 611, 626, 628, 631, 632, 637 -, FluB- 626, 628, 637 -, Gegentakt- 631, 632 -, Impedanz- 342, 369 -, n-Bit- 376 -, Parallel-AD- 383, 389 -, Resonanz- 611, 634 -, Spannungs- 612 -, Sperr- 611,630, 633 -, Strom-Spannungs- 342 Warmeiibertragung 638 Warteschlange, Befehls- 479 Wartesignal 574 Wechselspannung 34 Wechselstrom 34 Wechselstromkreis, Bauelement 39 -, Parallelschaltung 42 -, Reihenschaltung 41 Wechselstromlehre 30 Wegfmdung 588 Wegsensor 304 Weiterschaltbedingung 563 Wellenlange, Modulation 316 Wellenloten 79 Wellenwiderstand 502 Wellenwiderstand, HF- 220 Wertigkeit 409 Wheatstonesche Brucke 14, 343 Wicklung 616 Wicklungskapazitat 132 Wicklungssinn 616, 628 Widerstand 5, 94 -, AbschluB- 496 -, Arbeits- 332 -, Ausgangs- 496 -, differentieller 8 -, Draht- 97 -, Eingangs- 326 -, Einkoppel- 506 -, einstellbarer 107 - F o t o - 268,315 -, Isolations-, 112 -, komplexer 37 -, Langs- 376, 506 -, magnetfeldabhangiger 106 -, magnetischer 312 -, Metallglasur- 100 -, nichtlinearer 100, 351 -, NTC 101 -, PTC 104 -, Quellen- 496 -, Quer- 376 -, Riickfiihr- 357, 362 -, Schaltung 10
20 Sachwortverzeichnis Widerstand -, Schicht- 100 -, Silicium- 103 -, spannungsabhangiger 104 -, spezifischer 6 -, Thermo- 315 -, VDR 104 -, Wellen- 502 Widerstandspotentiometer 304 Widerstandsverhaltnis 377, 378, 386 Widerstandsthermometer 309 Widerstandswert, kritischer 98 Widlar 371 Wien-Glied 45 Wirbelstrom, Langenmessung 304 Wirbelstromverlust 128 WirkgroBe 37 Wirkungsgrad 7, 619, 618, 623, 631, 638 Word, Double 405 Word, Long 405 Wortleitung 472
X.-Schnittstelle 580 XON/XOFF-Protokoll
577, 588
r-Parameter, FET 199
Z (Zener)-Diode 17, 145, 620 Zahl, Binar- 405 -, Dual- 405 -, Hexadezimal- 405 -, negative 410 -,Oktal- 405 Zahlensystem 31, 404 - B C D - 409 -, duales 405 -, hexadezimales 406 -, oktales 406 Zahler 52, 410, 446, 562 - B C D - 386 -, Schaltzeichen 466 Zahlerfunktionsglieder 562 Zeichen, Umschalt- 417, 418 zeichenorientiertes Ubertragungsverfahren 588 Zeit, Schalt- 447, 459 -, Zugriffs- 471 Zeitgeber 553, 561 Zeitkonstante 112 zeitkritische Schaltung 493 Zeitmultiplex 587, 599
675
Zeitverhalten 65, 506 Zener-Diode 17, 145, 371, 620 Zener-Effekt 70, 145 Ziehbereich 513 Zinkblendestruktur 55 ZK (Zweierkomplement) 410 ZKD (Zweierkomplement-Darstellung) 432 Zone, verbotene 56 Zufallsausfall 90 Zugriffsverfahren, Netz 592 Zugriffszeit 471 Ziindverzogerungswinkel 237 Zustandsdiagramm 531, 534 Zuverlassigkeit 88 Zwei-aus-funf-Kode 422 Zwei-Tor-Speicher 475 Zwei-Transistor-FluBwandler 630 Zweidrahtverbindung 577 Zweierkomplement 409, 410 Zweifarben-Pyrometer Zweipol, aquivalenter 21 -, linearer 19 Zweirampenverfahren 385, 386 Zweistufiger Parallel-AD-Wandler 390 Zweiweg-Gleichrichter 339, 349, 350 Zwischenschicht, PLS- 595 Zyklusdauer 554 Zylinderwicklung 131
Druck u. Verarbeitung: Konrad Triltsch, Print und digitale Medien GmbH, 97199 Ochsenfurt-Hohestadt