PSpice и Design Center. В 2-х ч. Часть 1. Схемотехническое моделирование. Модели элементов. Макромоделирование. Учебное пособие

МИФИ

Московский государственный инженерно-физический институт (технический университет)

УЧЕБНО - МЕТОДИЧЕСКИЙ КОМПЛЕКС МЕТОДИКА АВТОМАТИЗИРОВАННОГО ПРОЕКТИРОВАНИЯ ИНТЕГРАЛЬНЫХ СХЕМ И ЭЛЕКТРОННОЙ АППАРАТУРЫ НА ПЕРСОНАЛЬНЫХ КОМПЬЮТЕРАХ ЧАСТЬ 1 СХЕМОТЕХНИЧЕСКОЕ ПРОЕКТИРОВАНИЕ

АРХАНГЕЛЬСКИЙ А. Я.

PSPICE И DESIGN CENTER ЧАСТЬ 2 МОДЕЛИ ЦИФРОВЫХ И АНАЛОГО-ЦИФРОВЫХ УСТРОЙСТВ ИДЕНТИФИКАЦИЯ ПАРАМЕТРОВ МОДЕЛЕЙ ГРАФИЧЕСКИЕ РЕДАКТОРЫ

2

ОДЕРЖАНИЕ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ РОССИЙСКОЙ ФЕДЕРАЦИИ ПО ВЫСШЕМУ ОБРАЗОВАНИЮ __________________________________________________________________________________________ _ МОСКОВСКИЙ ГОСУДАРСТВЕННЫЙ ИНЖЕНЕРНО-ФИЗИЧЕСКИЙ ИНСТИТУТ (ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ) _________________________________________________________

УЧЕБНО-МЕТОДИЧЕСКИЙ КОМПЛЕКС МЕТОДИКА АВТОМАТИЗИРОВАННОГО ПРОЕКТИРОВАНИЯ ИНТЕГРАЛЬНЫХ СХЕМ И ЭЛЕКТРОННОЙ АППАРАТУРЫ НА ПЕРСОНАЛЬНЫХ КОМПЬЮТЕРАХ ЧАСТЬ 1 СХЕМОТЕХНИЧЕСКОЕ ПРОЕКТИРОВАНИЕ

А. Я. АРХАНГЕЛЬСКИЙ

PSpice и Design Center Часть 2 МОДЕЛИ ЦИФРОВЫХ И АНАЛОГО-ЦИФРОВЫХ УСТРОЙСТВ. ИДЕНТИФИКАЦИЯ ПАРАМЕТРОВ МОДЕЛЕЙ. ГРАФИЧЕСКИЕ РЕДАКТОРЫ

Рекомендовано к изданию редсоветом института в качестве учебного пособия

Москва 1996

УДК 621.382.82.001 А Архангельский А.Я. PSpice и Design Center. В 2-х ч. Часть 1. Модели цифровых и аналого-цифровых устройств. Идентификация параметров моделей. Графические редакторы. Учебное пособие. М., МИФИ, 1996, 212 с.

Пособие является частью учебно-методического комплекса “Методика автоматизированного проектирования интегральных схем и электронной аппаратуры на персональных компьютерах. Часть 1. Схемотехническое проектирование” и выходит в двух частях. В учебном пособии рассмотрена методика схемотехнического моделирования с помощью пакетов программ PSpice и Design Center различных версий: от PSpice 4 до Design Center 6.0 и 6.2. В первой части пособия были приведены сведения о входном языке, о различных видах анализа, об основных моделях элементов. Подробно рассмотрены способы построения макромоделей аналоговых электронных устройств. Дана методика решения различных задач схемотехнического проектирования.. Во второй части пособия приведена методика моделирования цифровых и аналогоцифровых устройств. Рассмотрены графические редакторы, предназначенные для обработки результатов моделирования и для изображения принципиальных и логических схем. Изложены сведения об идентификации параметров моделей элементов. Даны различные вспомогательные программы. Изложение методики проектирования опирается на справочный материал, содержащийся в справочном пособии, входящем в комплекс. Пособие предназначено для студентов радиотехнических и других смежных специальностей (электроника, микроэлектроника, вычислительная техника, автоматика и т.п.), связанных с разработкой электронной аппаратуры, средств автоматики и вычислительной техники. Может быть полезно также для аспирантов, инженеров и исследователей соответствующих специальностей. Рецензент проф. МАИ, зав.каф. САПР В.Н. Ильин.

ISBN 5-7262-0010-1 А 2304030000 − 012 без объявл. 1К 9(03) − 96

© А.Я. Архангельский, 1996 © Московский государственный инженерно-физический институт (технический университет), 1996

4

ОДЕРЖАНИЕ

СОДЕРЖАНИЕ Предисловие ..................................................................................... 5 1. Моделирование цифровых схем ............................................... 6 1

Модели цифровых элементов ................................................

.1.

6 1

Задержки срабатывания элементов .......................................

.2.

9 1

Сила выходных сигналов элементов ......................................

.3.

12 1

Логические примитивы цифровых элементов ........................

.4.

14 1.4.1. Логические вентили, их сборки и матрицы ................... 14 1.4.2. Триггеры ...................................................................... 20 1.4.3. Запоминающие устройства .......................................... 23 1.4.4. Линии задержки и контроллеры ................................... 26 1.4.5. Источники логических сигналов ................................... 29

2. Моделирование аналого-цифровых схем ............................... 36 2

Алгоритмы смешанного моделирования ................................

2

Подготовка аналого-цифровой схемы к расчету .....................

2

Аналого-цифровые интерфейсы ............................................

.1.

36

.2.

39

.3.

49 2.3.1. Интерфейсный элемент ............................................... 49 2.3.2. Подсхемы аналого-цифровых интерфейсов ................. 55 2

Цифро-аналоговые интерфейсы ............................................

.4.

58 2.4.1. Интерфейсный элемент ............................................... 58 2.4.2. Подсхемы цифро-аналоговых интерфейсов ................. 63 2

Цифро-аналоговые и аналого-цифровые преобразователи ....

.5. 3. Графический постпроцессор PROBE и графический входных сигналов STMED ........................................

66 редактор

69 3

Запуск PROBE на счет ...........................................................

.1.

69 3

Обозначения переменных и математические функции PROBE

.2.

71 3

Начальные меню PROBE .......................................................

.3.

77 3

Построение графиков в PROBE ..............................................

.4.

79 3

Исследования и измерения графиков в PROBE ......................

3

Редактор входных сигналов STMED для MS DOS ...................

3.

Редактор STMED в Design Center 6 .......................................

.5.

88

.6.

97 106

7. 4. Идентификация параметров моделей с помощью программы PARTS ...................................................................... 4 Общие сведения .................................................................... .1. 4 Диоды .2. 4 Биполярные транзисторы .3. 4 Полевые транзисторы .4. 4 МДП транзисторы .5. 4 Операционные усилители .6. 4 Компараторы напряжения .7. 4 Модель магнитного сердечника ............................................. .8. 5. Оболочка PSpice для MC DOS. Графический ввод схем с помощью внешних редакторов ................................................ 5 Управляющяя оболочка PSpice .............................................. .1. 5

Графический ввод схем в PSpice внешними редакторами .....

.2. 5.2.1. Графический редактор PCCAPS пакета P-CAD ............. 5.2.2. Графический редактор DRAFT пакета OrCAD ................ 5 .3.

Включение внешних графических редакторов в оболочку PSpice ...................................................................................

111 1 11 1 18 1 23 1 32 1 37 1 42 1 48 1 52 1 54 1 54 1 58 1 59 1 78 1 80

6

ОДЕРЖАНИЕ

6. Оболочка Design Center для Windows ..................................... 6 Общее описание .................................................................... .1. 6 Ввод принципиальных и логических схем и их расчет ............ .2. 6 Разработка символов библиотечных элементов ..................... .3.

1 84 1 84 1 88 2 00 2

Литература ........................................................................................ 08

ВВЕДЕНИЕ Издание “Pspice и Design Center”, посвященное широко распространенным пакетам схемотехнического проектирования, состоит из двух частей. В первой части были представлены входной язык программ моделирования, модели электронных компонентов, методика построения макромоделей аналоговых устройств. В данной второй части рассматривается методика моделирования цифровых и аналого-цифровых устройств, графические редакторы, предназначенные для обработки результатов моделирования и для изображения принципиальных и логических схем. Приводятся сведения об идентификации параметров моделей элементов. Предлагаются различные вспомогательные программы. Рассматриваются различные версии PSpice и Design Center: от PSpice 4 до Design Center 6. Особенности последней версии Design Center 6.2 и, в частности, программы PLogic в пособии представлены не будут. Обзор некоторых возможностей Design Center 6.2 приведен в первой части пособия. А особенности PLogic будут изложены во второй части учебнометодического комплекса, посвященной логическому проектированию цифровых схем.

1. М О Д Е Л И Р О В А Н И Е ЦИФРОВЫХ СХЕМ

1.1. МОДЕЛИ ЦИФРОВЫХ ЭЛЕМЕНТОВ PSpice и Design Center - это прежде всего программы схемотехнического моделирования. Однако, в них реализована возможность и логического моделирования не очень сложных цифровых схем. Правда, в PSpice это возможно только, если в поставленной версии имеется опция Digital Simulation, что требует наличия соответствующих файлов .OVL и библиотек. В Design Center эта опция включена всегда. В PSpice 4 осуществляется трехзначное моделирование: логические сигналы могут принимать следующие значения: “1” высокий уровень; “0” низкий уровень; “X” неопределенное состояние. В PSpice 5 и, соответственно, в Design Center алфавит расширен и в него добавлено еще 2 значения: “R” переход “0”→“1” (положительный фронт); “F” переход “1”→“0” (отрицательный фронт). Логическим сигналам может быть приписана сила. Сила сигнала используется в случаях, когда к одному узлу подключено несколько выходов логических элементов. Тогда значение сигнала в этом узле соответствует тому сигналу, который имеет большую силу. Если несколько сигналов имеют одинаковую силу, то результирующий сигнал будет неопределенным. Сила сигнала определяется выходными сопротивлениями, задаваемыми в описанных далее моделях входа/выхода. В PSpice определены стандартные имена узлов, соответствующих постоянным уровням логических сигналов (табл. 1.1). Таблица 1.1 Имя узла

Уровень

1.1. Модели цифровых элементов $D_HI $D_LO $D_X $D_NC

9

“1” “0” “X” не определен

Узлы $D_HI, $D_LO, $D_X поддерживают соответствующие уровни независимо от того, что к ним подключено. Узел $D_NC используется для подключения к нему выходов цифровых элементов, которые не используются в моделируемой схеме. Расчет по постоянному току в цифровых схемах не проводится. В нулевой момент времени все логические сигналы считаются равными “X”. При расчете переходных процессов учитываются задержки цифровых элементов. В простейшем случае задержка - отрезок времени между появлением входного сигнала элемента и изменением его выходного сигнала. Пока не прошло время задержки, заданное для переключения “0”→“1” или “1”→“0”, выходной сигнал не меняется (на рис. 1.1 реакция на длинный импульс), хотя элемент помнит пришедшее возбуждение. Если же длительность входного сигнала меньше длительности соответствующей задержки, то Рис. 1.1. Реакция цифрового элемента возбуждение гасится и сигнал на на длинный и короткий входной сигнал выходе вообще не появляется (см. на рис. 1.1 реакцию на короткий импульс). Таким образом моделируется свойственная реальным логическим элементам фильтрация коротких импульсов. Наличие в схеме таких коротких импульсов обычно расценивается как логический сбой. Задержка в цифровом элементе складывается из двух составляющих: - внутренняя задержка самого элемента, обусловленная переходными процессами в его внутренних узлах; - задержка в выходном каскаде, связанная с перезарядкой емкости нагрузки Cн через выходное сопротивление элемента. Внутренняя задержка имеет фиксированную величину для данного элемента. А задержка на выходе зависит от нагрузочной емкости, которая в свою очередь определяется тем, сколько других элементов подключено к тому же выходному узлу. Cн в общем случае равна Cн = Cвых + C м + ∑ Cвх. i + ∑ Cвых. j , где Cвых - выходная емкость i

j

10

1. Моделирование цифровых схем

элемента, Cм - емкость межсоединений на выходе элемента, индекс i относится к цифровым элементам, входы которых подключены к выходу данного элемента (т.е. к нагрузочным элементам), а индекс j - к элементам, выходы которых включены параллельно выходу данного элемента (если таковые имеются в схеме). Таким образом, емкость Cн зависит от схемы включения элемента. Задержка в выходном каскаде считается равной Rвых⋅Cн⋅ ln(2)≅ 0,69⋅Rвых⋅Cн, где Rвых - выходное сопротивление цифрового элемента. Суммарную емкость программа подсчитывает автоматически, исключая, конечно, емкость Cм, которая должна быть включена искусственно или в выходную емкость элемента, или как фиктивный цифровой элемент, подключенный к данному узлу. Моделирование ведется с помощью библиотеки логических примитивов, имеющихся в программе. Каждый цифровой элемент, из которых состоит моделируемая схема, описывается оператором U, имеющим в PSpice 4 при чисто цифровом моделировании вид: U [()] + + [MNTYMXDLY=] В PSpice 5 этот оператор имеет несколько другой вид: U [()] + + + [MNTYMXDLY=] Данная форма оператора отличается от предыдущей наличием в ней узлов питания. Эти узлы имеют смысл только для смешанного моделирования аналого-цифровых устройств. А при чисто цифровом моделировании имена этих узлов могут указываться произвольными (например, UP, UM) и к ним ничего не надо подключать. Как видно из приведенных описаний, элемент характеризуется типом используемого примитива, определяющего логическую функцию, узлами подключения, моделью задержек и моделью входа/выхода. Кроме того, для некоторых примитивов предусмотрены определенные параметры. Например, оператор U1 AND(2) UP UM IN0 IN1 OUT MDL IO_STD

1.1. Модели цифровых элементов

11

описывает элемент И с двумя входами, подключенными к узлам IN0 и IN1, с выходом, подключенным к узлу OUT, с моделью задержек по имени MDL и с моделью входа/выхода IO_STD. Каждый тип примитива определяется ключевым словом, список которых дается в описании библиотеки в п. 1.4. Для каждого примитива в описании библиотеки приводится также смысл передаваемых в него параметров (обычно это число разрядов элемента), ключевое слово, определяющее его модель внутренних задержек, смысл и имена параметров модели задержек. 1.2. ЗАДЕРЖКИ СРАБАТЫВАНИЯ ЭЛЕМЕНТОВ В модели задержек для каждой внутренней задержки могут указываться три значения: минимальное, типовое и максимальное. Таким образом, можно рассчитывать схему, учитывая разброс задержек. Задавать, какие значения внутренних задержек должны использоваться - минимальные, типовые или максимальные, можно тремя способами. Во-первых, имеется опция DIGMNTYMX, задаваемая оператором .OPTIONS и определяющая тип задержек, принимаемый по умолчанию: 1 - минимальные значения, 2 типовые, 3 - максимальные. Если эта опция не задана, то ее значение по умолчанию равно 2, т.е. по умолчанию берутся типовые задержки. Второй способ задания типа задержек - указание параметра MNTYMXDLY в конкретной модели задержек. Этот параметр может принимать значения: 0 умолчание (т.е. тип задержек определяется опцией DIGMNTYMX), 1 минимальные задержки, 2 - типовые, 3 - максимальные. Таким образом, параметр MNTYMXDLY может отменять действие опциии DIGMNTYMX для данной модели задержек. И третий путь указания типа задержек - задание MNTYMXDLY в операторе U, описанном выше. При этом значения параметра MNTYMXDLY означают: 0 - используется величина MNTYMXDLY, заданная в модели задержек (это значение MNTYMXDLY принято по умолчанию), 1 - используются минимальные значения задержек, 2 - типовые, 3 - максимальные. Таким образом предоставляется возможность задать для данного элемента задержки, отличные от задержек других элементов, использующих ту же модель. Например, описание модели задержек с именем MDL следующего вида .MODEL MDL UGATE (TPLHMN=5ns TPHLMN=10ns TPLHTY=10ns + TPHLTY=15ns TPLHMX=15ns TPHLMX=20ns MNTYMXDLY=2) задает для задержки переключения из “0” в “1” минимальное значение 5 нс, типовое - 10 нс, максимальное - 15 нс. Для задержки переключения из “1” в

12

1. Моделирование цифровых схем

“0” соответствующие значения равны 10, 15 и 20 нс. Поскольку задан параметр MNTYMXDLY=2, то для расчета выбираются типовые значения задержек. Но если описание элемента, использующего данную модель, имеет вид U1 AND(2) UP UM IN0, IN1, OUT, MDL, IO_STD, MNTYMXDLY=1, то для этого элемента будут использоваться минимальные значения задержек. Если же ни в описании элемента, ни в описании модели задержек не указано значение MNTYMXDLY или задано MNTYMXDLY=0, то значения задержек будут определяться опцией DIGMNTYMX. Например, если задан оператор .OPTIONS DIGMNTYMX=3, то будут использоваться максимальные значения задержек. Наконец, если и этой опции не задано, то ее значение по умолчанию равно 2 и при расчетах будут использоваться средние значения задержек. Если в модели задержек не описаны все три варианта задержек: минимальный, типовой и максимальный, то недостающие варианты рассчитываются программой самостоятельно, исходя из значений коэффициентов DIGMNTYSCALE и DIGTYMXSCALE, первый из которых равен отношению минимальной задержки к типовой, а второй - отношению максимальной задержки к типовой. Коэффициенты DIGMNTYSCALE и DIGTYMXSCALE задаются оператором .OPTIONS. По умолчанию DIGMNTYSCALE=0.4, а DIGTYMXSCALE=1.6, т.е. по умолчанию разброс задержек равен ± 60 % от типового значения. Например, если задано только типовое значение задержки, равное 10 нс, то по умолчанию максимальное значение данной задержки будет считаться равным 16 нс, а минимальное 4 нс. Если задано только максимальное значение задержки, равное 10 нс (обычно для цифровых элементов именно максимальные значения задержек приводятся в справочниках), то типовое значение по умолчанию будет считаться равным 6.25 нс (максимальное, деленное на DIGTYMXSCALE), а минимальное - 2.5 нс (типовое, умноженное на DIGMNTYSCALE). Исключением из этого правила является случай, когда заданы минимальное и максимальное значения, а типового не задано. В этом случае программа примет в качестве типовой задержки величину, среднюю между минимальной и максимальной. По умолчанию все задержки считаются равными нулю. Поэтому, если в модели не указаны значения никаких задержек, проводится синхронное

1.2. Задержки срабатывания элементов

13

моделирование. Такой вид моделирования позволяет оценить только правильность алгоритма функционирования схемы, но не дает возможности проверить наличие сбоев, происходящих из-за неодновременного прихода сигналов на вход какого-либо элемента. Модели задержек для часто используемых цифровых элементов обычно заносятся в библиотеку и тогда пользователю не приходится задумываться о значениях задержек. Достаточно просто указать имя соответствующей библиотечной модели. Модель задержек определяет внутренние задержки элемента. Задержки в выходном каскаде, как указывалось выше, зависят от числа нагрузок и от значений входных и выходных импедансов элемента, задававемых в модели входа/выхода. Оператор, определяющий модель входа/выхода имеет вид .MODEL UIO [(параметры модели)]. К числу параметров модели входа/выхода, используемых при логическом моделировании, относятся: INLD - входная емкость в фарадах (по умолчанию 0); OUTLD выходная емкость в фарадах (по умолчанию 0); DRVH - выходное сопротивление высокого уровня в омах (по умолчанию 0 для PSpice 4 и 50 Ом для PSpice 5) DRVL - выходное сопротивление низкого уровня в омах (по умолчанию 0 для PSpice 4 и 50 Ом для PSpice 5). Пример описания модели входа/выхода: .MODEL IO_STD +OUTLD=0.5pf).

UIO

(DRVH=96.4,

DRVL=104,

INLD=0.1pf,

Заданные значения емкостей и сопротивлений используются программой для подсчета суммарных емкостей в узлах и для расчета задержек в выходных каскадах цифровых элементов по приведенным ранее соотношениям. При работе с моделями серийно выпускаемых цифровых элементов возникают проблемы, связанные с тем, что в справочных данных приводятся значения полных задержек, включающих в себя как внутренние задержки, так и задержки в выходных каскадах. Решить эти проблемы можно двумя путями. Первый и наиболее простой заключается в том, что справочное значение задержки приравнивается к внутренней задержке элемента. В этом случае в модели входа/выхода следует задать INLD=OUTLD=0 (или вообще не задавать INLD и OUTLD, так как по умолчанию эти емкости равны нулю). Преимуществом такого подхода является то, что в библиотеке моделей

14

1. Моделирование цифровых схем

PSpice значения задержек будут совпадать со справочными, что естественно для пользователя. Однако при этом отключается механизм учета зависимости задержки от числа нагрузок элемента, что снижает адекватность моделирования. Другой подход - выделение из справочных данных внутренней задержки. Это возможно только если известны (или хотя бы могут быть примерно оценены) значения выходных сопротивлений и входных и выходных емкостей. Тогда из справочного значения задержки tспр можно выделить внутреннюю задержку tвн, воспользовавшись соотношением tвн=tспр-Rвых⋅(Cвых+M⋅Cвх)⋅ln(2), где M - нагрузочная способность элемента (число нагрузок, для которого приведено значение tспр). Модели входа/выхода так же, как и модели задержек для часто используемых цифровых элементов обычно заносятся в библиотеку. Тогда пользователю не приходится задумываться о значениях задаваемых в них параметров. Достаточно просто указать имя соответствующей библиотечной модели. 1.3. СИЛА ВЫХОДНЫХ СИГНАЛОВ ЭЛЕМЕНТОВ Задаваемые в моделях входа/выхода значения сопротивлений используются также для определения силы сигнала, которая, как указывалось выше, влияет на разрешение конфликтов при работе нескольких выходов элементов на один узел. В PSpice 4 приняты следующие силы сигналов (они перечисляются в порядке убывания силы и сопровождаются условными трактовками их смыслового значения): F - сила внешних генераторов сигналов и источников питания; D - сила выходов вентилей; W - сила нагрузочных сопротивлений; Z - высокоомное состояние. Считается, что F > D > W > Z. Значения выходных сопротивлений DRVH и DRVL, соответствующие различным силам сигнала, определяются пороговыми функциями с порогами DIGSTRF, DIGSTRD, DIGSTRW, задаваемыми в операторе .OPTIONS. Соотношения, определяющие Rвых, приведены в табл. 1.2, а значения порогов по умолчанию - в табл. 1.3. Таблица 1.2 Условие для Rвых

Сила сигнала

1.3. Сила выходных сигналов элементов Rвых < DIGSTRF DIGSTRF ≤ Rвых < DIGSTRD DIGSTRD ≤ Rвых < DIGSTRW Rвых ≥ DIGSTRW

15

F D W Z Таблица 1.3

Параметр DIGSTRF DIGSTRD DIGSTRW

Умолчание, Ом 10 100 10 000

Задавая разные значения DRVH и DRVL, можно приписать разные силы различным уровням выходного сигнала. В приведенном ранее примере заданы DRVH=96,4, DRVL=104. Тогда при значениях опций по умолчанию высокий уровень имеет силу D (DIGSTRF. В результате будет создан текстовый файл с засширением .MOD и с именем, которое вы присвоили компоненту. Этот файл содержит оператор .MODEL входного языка PSpice, включающий все идентифицированные параметры. Результирующий файл можно включить в библиотеку PSpice или непосредственно в файл задания на расчет схемы. В последующих разделах данной главы будут приведены краткие сведения по идентификации с помощью PARTS параметров моделей различных типов компонентов. Сведения будут включать в себя пояснения к экранам, последовательно предъявляемым в PARTS в процессе идентификации.

120

4. Идентификация параметров моделей с помощью PARTS

4.2. ДИОДЫ Основные параметры модели диода (подробнее см. работы [1] и [2]), идентифицируемые программой PARTS: IS RS IKF N XTI EG CJ0 VJ M FC ISR NR BV IBV TT

- тепловой ток неосновных носителей заряда при температуре 27 ° С; - объемное сопротивление; - ток перегиба ВАХ при высоком уровне инжекции; - коэффициент неидеальности в показателе экспоненты для тока неосновных носителей заряда; - температурный коэффициент для тока неосновных носителей заряда; - ширина запрещенной зоны; - барьерная емкость при нулевом смещении на p-n переходе; - контактная разность потенциалов; - коэффициент, учитывающий плавность p-n перехода; - коэффициент нелинейности барьерной емкости прямосмещенного p-n перехода; - тепловой ток основных носителей заряда; - коэффициент неидеальности в показателе экспоненты для тока основных носителей заряда; - напряжение обратного пробоя (модуль); - начальный ток пробоя (модуль); - время переноса заряда.

Такие параметры, как NBV, IBVL, NBVL, TBV1, TBV2, TRS1, TRS2, программой не идентифицируются. Экран "Forward Current" Прямая ветвь ВАХ ВЕРХНИЙ СПИСОК Обозн а-чение If1

Справочные данные Координаты трех

НИЖНИЙ СПИСОК Обозн а-чение IS

Значение по умолчанию 10-14 А

4.2. Диоды Vj1 If2 Vj2 if3 Vj3

точек ВАХ диода при малых, средних и больших токах соответственно

121

RS IKF N XTI EG

1 Ом 0 1 3 1.11 В

Этот экран позволяет подобрать аппроксимацию ВАХ открытого диода. По трем точкам прямой ветви ВАХ автоматически определяются три параметра - IS, RS и IKF. Точки желательно выбирать так, чтобы первая соответствовала низким уровням инжекции, при которых ВАХ близка к экспоненциальной, вторая - средним уровням инжекции и третья - высоким, при которых отчетливо проявляется сопротивление RS. Не при любых значениях тока и напряжения в этих точках параметры могут быть идентифицированы. Нередко может получаться отрицательное сопротивление RS и в этих случаях программа сообщает, что надо изменить в ту или иную сторону какие-то из заданных токов. Можно также попытаться в этих случаях немного варьировать величиной N. Если известна только одна точка ВАХ, ее следует повторить трижды, т.е. задать все три требуемых точки одинаковыми. В этом случае будет идентифицирован только ток IS при заданных величинах RS и IKF. Если известны две точки ВАХ, то одну из них следует задать в качестве первой, а другую - в качестве второй и третьей. В этом случае будут идентифицироваться IS и RS при заданной величине IKF. Остальные параметры - N, XTI и EG можно подбирать, непосредственно задавая их значения. Значения параметров по умолчанию соответствуют кремниевым диодам. Впрочем, изменять величину N без серьезных оснований не следует. Для диодов Шотки точнее значения XTI=2, EG=0.69 В. Для подбора XTI полезно построить семейство графиков для разных температур. Экран "P-N Capacitance" Барьерная емкость перехода ВЕРХНИЙ СПИСОК Обоз на-чение Cj1

Справочные данные Барьерная емкость перехода

НИЖНИЙ СПИСОК Обозн а-чение CJ0

Значение по умолчанию 10 пФ

122 Vj1 Cj2 Vj2

4. Идентификация параметров моделей с помощью PARTS при двух значениях модуля напряжения обратного смещения

VJ M FC

0.75 B 0.3333 0.5 B

Этот экран позволяет подобрать аппроксимацию зависимости барьерной емкости от запирающего напряжения. Качество аппроксимации этой зависимости обычно не очень влияет на точность моделей выпрямительных, ключевых или мощных диодов, но весьма существенно при создании модели варикапа. Первая из вводимых точек зависимости C(V) должна соответствовать минимальному запирающему напряжению (можно задать его равным нулю), вторая - большему напряжению. В результате будут автоматически определены параметры CJ0 и M при заданных VJ и FC. Если известна только одна точка зависимости C(V), ее следует задать в качестве обеих требуемых для идентификации точек. В этом случае программа определит только величину CJ0 при заданных значениях остальных параметров. Величину M в этой ситуации следует задавать исходя из типа p-n перехода: 0.5 для резкого перехода, 0.3333 для плавного. Параметры VJ и FC мало влияют на величину барьерной емкости и то практически только при прямом смещении на переходе, когда само влияние барьерной емкости на характеристики диода становится слабым, поскольку начинает доминировать диффузионная емкость. Поэтому обычно заданные по умолчанию значения этих параметров, характерные для кремниевых диодов, можно не изменять. При точном описании емкостей, особенно для высокочастотных схем, надо учитывать, что в реальном диоде помимо нелинейных емкостей p-n перехода имеется еще постоянная емкость между выводами диода. Эта емкость не входит в модель и при расчете на PSpice должна включаться как внешняя. Но в этом случае в PARTS при задании значений емкостей следует вычитать из экспериментальных или справочных значений величину этой паразитной емкости. Экран "Reverse Leakage" Рекомбинационная составляющяя тока диода ВЕРХНИЙ СПИСОК

НИЖНИЙ СПИСОК

4.2. Диоды Обозн а-чение Ir Vr

Справочные данные

123 Обозна -чение

Ток утечки Абсолютное значение напряжения обратного смещения при измерении Ir

ISR NR

Значение по умолчанию 10-12 А 2

Ток основных носителей, главной составляющей которого является ток рекомбинации-генерации в переходе, влияет и на прямую, и на обратную ветви ВАХ диода (см. работу [1]). Однако PARTS рассчитывает параметры этого тока только исходя из обратной ветви, что может вносить определенную погрешность в ВАХ открытого диода. В данном экране по значению обратного тока при некоторой величине запирающего напряжения рассчитываются параметры ISR и R. При этом влияющие на этот ток параметры VJ и M берутся из предыдущего экрана. Экран "Reverse Breakdown" Область пробоя ВЕРХНИЙ СПИСОК Обозначени е Vz Iz Zz

Справочные данные Абсолютное значение напряжения пробоя (стабилизации) при токе Iz Ток пробоя (стабилизации) Дифференциальное сопротивление на участке пробоя в точке (Iz,Vz)

НИЖНИЙ СПИСОК Обозначен ие BV IBV

Значение по умолчанию 100 В 10-4 А

В качестве данных для идентификации параметров области пробоя задаются напряжение, ток и дифференциальное сопротивление в этой точке. По этим данным PARTS определяет параметры одной составляющей тока в области пробоя, хотя в модели предусмотрены две составляющие, позволяющие подогнать под экспериментальные или справочные данные не одну, а две точки в области пробоя.

124

4. Идентификация параметров моделей с помощью PARTS

Экран "Reverse Recovery" Время рассасывания носителей заряда ВЕРХНИЙ СПИСОК Обозначени е Trr Ifwd Irev Rl

Справочные данные Время рассасывания носителей заряда Ток диода в прямом направлении до переключения Обратный ток диода в первый момент при переключе-нии Эквивалентное сопротивление нагрузки (включая выходное сопротивление генератора)

НИЖНИЙ СПИСОК Обознач е-ние TT

Значение по умолчанию 5 нс

Среднее время пролета носителей TT, определяющее в модели диффузионную емкость, идентифицируется в PARTS по переходному процессу, протекающему при запирании ранее открытого диода. Исходные данные: Ifwd - ток, который протекает через открытый диод до начала переключения; Irev - обратный запирающий ток, протекающий через диод в первый момент при резком (скачкообразном) запирании диода; RL - сопротивление, через которое подается запирающий сигнал (включая выходное сопротивление источника сигнала). 4.3. БИПОЛЯРНЫЕ ТРАНЗИСТОРЫ Основные параметры модели биполярного транзистора (подробнее см. работы [1] и [2]), идентифицируемые программой PARTS: IS XTI EG VAF BF NE

тепловой ток при температуре 27 °С; температурный коэффициент тока IS; ширина запрещенной зоны; напряжение Эрли в нормальном включении; максимальный коэффициент передачи базового тока β в нормальном включении; - коэффициент неидеальности в показателе экспоненты для тока основных носителей эмиттерного перехода;

-

4.3. Биполярные транзисторы

125

ISE - тепловой ток основных носителей эмиттерного перехода; IKF - точка начала спада зависимости β от тока коллектора в нормальном включении; XTB - температурный коэффициент BF и BR; BR - максимальный коэффициент передачи базового тока β в инверсном включении; NC - коэффициент неидеальности в показателе экспоненты для тока основных носителей коллекторного перехода; ISC - тепловой ток основных носителей коллекторного перехода; IKR - точка начала спада зависимости β от тока коллектора в инверсном включении; RC - объемное сопротивление коллектора; CJС - барьерная емкость коллекторного перехода при нулевом смещении; VJC - контактная разность потенциалов коллекторного перехода; MJC - коэффициент, учитывающий плавность коллекторного перехода; FC - коэффициент нелинейности барьерных емкостей прямосмещенных переходов; CJE - барьерная емкость эмиттерного перехода при нулевом смещении; VJE - контактная разность потенциалов эмиттерного перехода; MJE - коэффициент, учитывающий плавность эмиттерного перехода; TR - время переноса заряда в инверсном режиме; TF - время переноса заряда в нормальном режиме; ITF - ток, характеризующий зивисимость времени пролета от тока; VTF - напряжение, характеризующее зависимость времени пролета от напряжения; XTF - коэффициент, определяющий зависимость времени пролета от напряжения. Такие параметры, как NF, NR, VAR, NK, ISS, NS, RE, RB, RBM, IRB, XCJC, CJS, VJS, MJS, PTF, QC0, RC0, V0, GAMMA, TRE1, TRE2, TRB1, TRB2, TRM1, TRM2, TRC1, TRC2 программой PARTS не идентифицируются. Экран "Junction Voltage" Входная ВАХ насыщенного транзистора ВЕРХНИЙ СПИСОК

НИЖНИЙ СПИСОК

126 Обозн а-чение Vbe Vce Ib %Ib

4. Идентификация параметров моделей с помощью PARTS Справочные данные

Обоз Значение на-чение по умолчанию IS 10-14 А XTI 3 EG 1.11

Напряжение Б-Э в режиме насыщения Напряжение К-Э в режиме насыщения Ток базы в режиме насыщения Доля тока неосновных носителей

Этот экран позволяет определить тепловой ток неосновных носителей IS по заданной точке ВАХ транзистора в режиме насыщения. Задаются напряжения база-эмиттер (Vbe), коллектор-эмиттер (Vce