Общая электротехника и электроника

Томский межвузовский центр дистанционного образования А.П. Зайцев ОБЩАЯ ЭЛЕКТРОТЕХНИКА И ЭЛЕКТРОНИКА Часть II Учебное ...

Author: Зайцев А.П.

12 downloads 253 Views 3MB Size Report

This content was uploaded by our users and we assume good faith they have the permission to share this book. If you own the copyright to this book and it is wrongfully on our website, we offer a simple DMCA procedure to remove your content from our site. Start by pressing the button below!
Report copyright / DMCA form

DOWNLOAD PDF

Томский межвузовский центр дистанционного образования

А.П. Зайцев

ОБЩАЯ ЭЛЕКТРОТЕХНИКА И ЭЛЕКТРОНИКА Часть II Учебное пособие

СТ2

+ СГ

.....

...

ЦАП

−

ТОМСК – 2002

U ЗАД U ЦАП

КН1

КН2

H

L

Корректор: Красовская Е.Н.

Зайцев А.П. Общая электротехника и электроника: Учебное пособие: В 2-х ч. - Томск: Томский межвузовский центр дистанционного образования, 2002. - Часть II. - 178 с.

© Зайцев А.П., 2002 © Томский межвузовский центр дистанционного образования, 2002

3

СОДЕРЖАНИЕ Глава 6. Электрические машины…………………………………..…….. 6.1 Асинхронные двигатели………………………………………..…..…... 6.1.1 Устройство трехфазного асинхронного двигателя……………….. 6.1.2 Принцип действия асинхронного двигателя……………………… 6.1.3 ЭДС статорной и роторной обмоток…………………………….… 6.1.4 Токи статора и ротора асинхронного двигателя………………….. 6.1.5 Векторная диаграмма и схема замещения асинхронного двигателя…………………………………………………………….. 6.1.6 Момент и механическая характеристика асинхронного двигателя……………………………………………………………. 6.1.7 Двухфазные асинхронные двигатели……………………………... 6.2 Синхронные машины…………………………………………………… 6.2.1 Устройство синхронной машины………………………………….. 6.2.2 Генераторный режим синхронных машин……………………….. 6.2.3 Двигательный режим синхронных машин……………………….. 6.3 Машины постоянного тока………………..…………………………… 6.3.1 Назначение и устройство машин постоянного тока……………… 6.3.2 ЭДС и электромагнитный момент машин постоянного тока……. 6.3.3 Реакция якоря в машинах постоянного тока……………………… 6.3.4 Свойства генератора независимого возбуждения………………… 6.3.5 Свойства и характеристики двигателей постоянного тока……….

5 5 5 7 8 11

Глава 7. Полупроводниковые приборы………………………..………… 7.1 Общие сведения о полупроводниках…………………………..…..….. 7.2 Биполярные транзисторы………………………………………....……. 7.3 Полевые транзисторы………………………………………..…..……... 7.4 Тиристоры…………………………………………………..…..…….… 7.5 Оптоэлектронные приборы…………………………………..……….. 7.5.1 Основные понятия…………………………………………………. 7.5.2 Светодиод………………………………………………………….. 7.5.3 Фоторезистор………………………………………………………. 7.5.4 Фотодиод…………………………………………………………… 7.5.5 Оптрон………………………………………………………………

47 47 56 63 68 71 71 72 72 74 76

Глава 8. Импульсная электроника………………………………..……… 8.1 Транзисторные ключи……………………………………………..……. 8.1.1 Ключи на биполярных транзисторах………………………………. 8.1.2 Ненасыщенные ключи на биполярных транзисторах…………….. 8.1.3 Аналоговые ключи на биполярных транзисторах……………….. 8.1.4 Ключи на полевых транзисторах…………………………………. 8.2 Амплитудные ограничители………………….……………………….

78 78 78 83 84 85 89

13 15 18 19 19 22 26 29 29 34 36 38 41

4

8.3 Генераторы прямоугольных импульсов……………………………… 91 8.4 Генераторы линейно изменяющегося напряжения……………….…. 97 Глава 9. Цифровая электроника………………………………………….. 9.1 Системы счисления……………………………………………..………. 9.1.1 Определение цифровых устройств………………………………… 9.1.2 Числа, используемые в цифровой электронике………...………... 9.2 Логические элементы на интегральных микросхемах……………… 9.2.1 Общие сведения о логических элементах…………………………. 9.2.2 Синтез комбинационных схем…………………………………….. 9.3 Триггеры……………………………………………………………….. 9.3.1 Тактируемые триггеры……………………………………………... 9.4 Регистры…………………………………………………………..……. 9.5 Двоичные и двоично-кодированные счетчики…………….…….….. 9.6 Мультиплексоры. Демультиплексоры. Дешифраторы……………… 9.6.1 Мультиплексоры……………………………………………………. 9.6.2 Демультиплексоры. Дешифраторы и шифраторы……………..… 9.6.3 Синтез комбинационных схем на мультиплексорах…………….. 9.7 Сумматоры……………………………………………………………... 9.8 Устройства двоичного умножения…………………………………... 9.9 Сопряжение цифровых и аналоговых устройств……………………. 9.9.1 Операционные усилители и компараторы……………………….. 9.9.2 Цифро-аналоговые преобразователи……………………………... 9.9.3 Аналого-цифровые преобразователи……………………………... 9.10 Запоминающие устройства с произвольным доступом……….…... 9.10.1 Оперативные запоминающие устройства……………………….. 9.10.2 Постоянные запоминающие устройства………………………….

100 100 100 100 105 105 108 112 112 118 124 133 133 136 140 142 150 154 154 157 159 167 167 172

Литература ………………………………………………………………. 176 Контрольная работа №3………………………………………………….. 177 Контрольная работа №4………………………………………………….. 178

5

Глава 6. ЭЛЕКТРИЧЕСКИЕ МАШИНЫ 6.1 АСИНХРОННЫЕ ДВИГАТЕЛИ 6.1.1 Устройство трехфазного асинхронного двигателя Асинхронный двигатель представляет собой устройство, преобразующее электрическую энергию в механическую энергию вращательного движения. Простота конструкции, низкая стоимость, высокая надежность обеспечили широкое применение трехфазных асинхронных двигателей в промышленности и других областях человеческой деятельности. Асинхронные двигатели в основном бывают трехфазными, двухфазными и однофазными. На рис. 6.1 показан внешний вид двигателя общего назначения и исполнительного двигателя.

Рис. 6.1

На рис. 6.2 схематически представлено устройство трехфазного асинхронного двигателя с короткозамкнутым ротором. Конструктивно двигатель состоит из неподвижной части (статора) и вращающегося ротора. Статор предназначен для создания вращающегося магнитного поля при подключении трехфазной обмотки статора к трехфазному источнику напряжения. Статор состоит из чугунного, стального или алюминиевого корпуса, в который вмонтирован шихтованный из тонких стальных пластин сердечник. На внутренней стороне сердечника имеются пазы, в которых располагаются секции трех статорных обмоток. Ротор представляет собой цилиндрический шихтованный стальной сердечник, в пазы которого методом горячей заливки помещается короткозамкнутая обмотка типа «беличья клетка» из алюминия или меди.

6

Шихтовка сердечников статора и ротора из покрытых электроизоляционным лаком тонких пластин (толщиной 0,35–0,5 мм) производится с целью снижения потерь в электротехнической стали от вихревых токов. Между вращающимся ротором и неподвижным статором имеет место воздушный зазор небольшой величины. Обмотка статора выполняется из изолированного медного провода. Для изоляции секций обмотки от сердечника применяются электроизоляционный картон, слюда, стекловолокно, лавсан и др.

Рис. 6.2

Обмотка статора состоит из трех отдельных обмоток, называемых фазами. Фазы между собой могут быть соединены на отдельном клеммном щитке звездой или треугольником. Начала обмоток обозначают A, B, C, а концы – X, Y, Z соответственно. В зависимости от соединения обмоток один и тот же двигатель может быть подключен на напряжение U (cоединение звездой) или на напряжение U 3 (соединение треугольником). Обмотки ротора бывают двух типов – короткозамкнутые и фазные. Исполнение двигателя с фазными обмотками вращающегося ротора требует наличия на валу трех контактных колец и трех контактных металлографитных щеток. К контактным кольцам подключаются резисторы для улучшения пусковых и регулировочных характеристик. Расположение проводников одной фазы обмотки статора в пазах условно показано на развернутом сердечнике статора двухполюсного двигателя (рис. 6.3). Обмотка состоит из трех секций, а каждая секция представлена тремя витками. Все витки секции располагаются в одном пазу. Две другие фазные обмотки имеют одинаковые параметры с первой обмоткой и располагаются на сердечнике статора со сдвигом на треть длины внутренней окружности статора (со сдвигом на 1200).

7

A

X

o

o

Секция

Паз Виток

Рис. 6.3

Фазную обмотку ротора, если она имеется, выполняют так же, как и обмотку статора, и соединяют всегда звездой. Начала фаз обмотки пайкой соединяют с контактными кольцами, которые изолированы как друг от друга, так и от вала. К кольцам примыкают три щетки с токоотводами. Щетки вставляются в щеткодержатели, закрепленные неподвижно на корпусе. Для охлаждения двигателя ротор снабжается крыльчаткой. 6.1.2 Принцип действия асинхронного двигателя Принцип действия асинхронного двигателя основан на использовании вращающегося магнитного поля обмоток статора (см. главу 3). При вращении магнитное поле пересекает проводники обмотки ротора, в результате чего в них наводится переменная ЭДС e = Blv , где В – магнитная индукция, l – длина проводника, v – линейная скорость перемещения проводника относительно нормальной составляющей индукции. В замкнутой обмотке ротора ЭДС вызывает появление тока. При взаимодействии тока ротора с вращающимся магнитным полем на проводник, согласно закону Ампера, действует сила F = BlI , направление которой определяется по правилу левой руки. Под действием силы возникает момент, приводящий во вращение ротор двигателя в направлении вращения магнитного поля. Скорость вращения ротора n в двигательном режиме меньше скорости вращения поля n0 . При n = n0 поле обмоток статора не пересекало бы проводники ротора, и следовательно, момент двигателя равнялся бы нулю. Разность меж-

8

ду скоростью вращения поля обмоток статора и скоростью вращения ротора, отнесенная к скорости вращения поля обмоток статора, называется скольжением s. Скольжение обычно выражают в процентах:

n −n s= 0 ⋅ 100%. n0

(6.1)

Скольжение при работе двигателя под нагрузкой составляет 3…5%. 6.1.3 ЭДС статорной и роторной обмоток

Магнитная индукция распределена вдоль воздушного зазора асинхронного двигателя синусоидально в фиксированный момент времени (рис. 6.4). Вращающееся магнитное поле пересекает не только проводники обмотки ротора, но и проводники обмотки статора. В проводниках обмотки статора Рис 6 4 поле индуктирует гар-

′ опредемоническую ЭДС E1 . Среднее значение ЭДС в одном витке E ср лятся согласно закону электромагнитной индукции: ′ = 2 Bср lv 0 , E ср

(6.2)

где Bcр – среднее значение магнитной индукции вращающегося магнитного поля, l – длина проводников обмотки статора, v 0 – линейная скорость движения магнитного поля относительно неподвижных проводников обмотки статора. Линейная скорость движения магнитного поля v0 =

π D n0 , 60

(6.3)

где D – внутренний диаметр сердечника статора, n0 = 60 f1 p – скорость вращения магнитного поля, f1 – частота напряжения на обмотке статора, р – число пар полюсов обмотки статора. Из совместного рассмотрения (6.2) и (6.3) получим

9

′ = 2 Bср l E ср

πD 60 f1 60

⋅

p

= 4Фf1 ,

(6.4)

где Bср lπD / 2 p = Ф – магнитный поток одного полюса. 2 ′ через амплитудное значение ( E ср ′ = Em ′ ), а амплитудное Выразив E ср

π

′ = 2 E ′ ), с учетом (6.4) по′ через действующее значение ( E m значение E m лучим ′ 2Em 2 2E ′ ′ = E ср = = 4 f1Ф ,

π

откуда E′ =

π 2 2

π

4 f1Ф = 4 ,44 f1Ф.

Если бы оси всех секций фазы совпадали, то ЭДС обмотки была бы: E1 = E ′ w1 = 4,44 f1 w1Ф , где w1 – число витков обмотки фазы. Полученное выражение идентично выражению для трансформатора. Но так как обмотка фазы статора состоит из сдвинутых в пространстве на определенный угол нескольких секций, то ЭДС в каждой секции сдвинуты во времени на этот же угол, а результирующая ЭДС будет равна геометрической сумме ЭДС секций. Она меньше арифметической суммы. Поэтому в предыдущую формулу надо ввести поправочный коэффициент k 01 , который называется обмоточным коэффициентом. Следовательно E1 = 4 ,44 f1 w1Фk 01 .

(6.5)

Из уравнения для цепи статора следует: U& 1 = − E&1 + I&1r1 + jI&1 x1 ,

(6.6)

где r1 , x1 – параметры обмотки статора, U 1 – приложенное к обмотке статора напряжение. Мгновенное значение ЭДС в одном витке обмотки ротора зависит от относительной скорости вращения поля и ротора:

e=−

d ( Фm sin ω 2 t ) dФ π =− = Фmω 2 cos ω 2 t = E 2m sin( ω 2 t − ), 2 dt dt

10

где E 2m = Фω 2 – амплитудное значение ЭДС одного витка роторной обмотки, ω 2 = 2π f 2 = ω1 s . Действующее значение ЭДС в фазе роторной обмотки E 2 s = 4,44k 02Фf 2 w2 = 4 ,44k 02Ф sf1 w2 ,

(6.7)

где k 02 – обмоточный коэффициент роторной обмотки, w2 – число витков обмотки фазы. ЭДС ротора зависит от скольжения и имеет максимальное значение E 2 при s = 1 , когда ротор неподвижен:

E 2s = E 2 s ,

(6.8)

где E 2 = 4,44k 02Фf1 w2 . При n = 0 s = 1, E 2 = E 2 s ; при n = n 0 s = 0, E 2 = 0. Коэффициент трансформации асинхронного двигателя определяется отношением ЭДС статора к ЭДС неподвижного ротора: E k= 1 = E2

k 01 w1 . k 02 w2

(6.9)

Для двигателей с фазным ротором k 01 = k 02 и выражение (6.9) принимает вид, аналогичный соответствующему коэффициенту для трансформатора: E w k= 1 = 1. E 2 w2 Ток обмотки статора создает вращающийся магнитный поток, основная часть которого Ф сцеплена с обмотками статора и ротора, а небольшая часть его Ф р1 – только с обмоткой статора. Поток Ф р1 , замыкающийся в основном по воздуху, называется потоком рассеяния. Он наводит в статорной обмотке ЭДС самоиндукции E р1 = 4 ,44 f1ψ р1k 01 . С целью упрощения расчетов ЭДС выражают через ток обмотки и индуктивное сопротивление:

11

E& р1 = −U& р1 = jx1 I& , где x1 = 2π f1 L1 , L1 = ψ р1 / I1 – индуктивное сопротивление и индуктивность, обусловленные потоком рассеяния. Для обмотки ротора справедливо: x2 s = 2π f 2 L2 = 2π f1sL2 = x2 s , где L2 =

ψ р2 I2

(6.10)

– индуктивность обмотки ротора, связанная с потоком рас-

сеяния Ф р 2 обмотки ротора; x 2 s – индуктивное сопротивление рассеяния фазы ротора; x 2 – индуктивное сопротивление рассеяния фазы ротора при заторможенном состоянии. Из (6.10) следует, что индуктивное сопротивление фазы ротора прямо пропорционально скольжению. 6.1.4 Токи статора и ротора асинхронного двигателя

При увеличении нагрузки скорость вращения двигателя замедляется и, как следствие, увеличивается скольжение. При увеличении скольжения возрастает ЭДС и ток в роторе. Ток фазы обмотки ротора I2 =

E 2s r22 + x 22s

или с учетом (6.8) и (6.10): I2 =

E2 s r22 + ( x 2 s ) 2

r Если выразить 2 как s дится к виду:

I2 =

E2

=

.

2

(6.11)

 r2    + x 22  s 

r2 1− s = r2 + r2 , то выражение (6.11) привоs s

E2 2

1− s  2  r2 + r2  + x2 s  

.

(6.12)

12

1− s можно рассматриs вать как активное сопротивление в цепи вторичной обмотки трансформатора. Следовательно, эквивалентная схема фазы обмотки ротора соответствует схеме замещения вторичной обмотки трансформатора (рис. 6.5). При взаимной индуктивной связи между обмотками статора и ротора изменение тока в цепи ротора приводит к изменению тока в цепи статора. Если пренебречь потоком рассеяния обмотки статора, то ЭДС E1 будет равна напряжению сети U 1 = 4,44k 01Фf1 w1 . Выражение (6.12) показывает, что величину r2

r2

I2

x2 r2

E2

1− s s

Рис. 6.5

Из формулы следует, что если значение напряжения постоянно, то ЭДС E1 и магнитный поток Ф также сохраняют свои значения как в режиме холостого хода, так и под нагрузкой. Следует заметить, что при пуске асинхронного двигателя с короткозамкнутым ротором ток в цепи статора в несколько раз превышает номинальный ток. Вследствие этого падение напряжения в обмотке статора становится значительным и магнитный поток существенно уменьшается. В режиме холостого хода магнитный поток создается током холостого хода, а под нагрузкой – результирующим действием токов статорной и роторной обмоток. Если число фаз статорной обмотки m1 , а роторной – m 2 , то уравнение намагничивающих сил в комплексной форме принимает вид: I&0 w1m1k 01 = I&1 w1m1k 01 + I&2 w2 m 2 k 02 .

(6.13)

Комплексная форма записи уравнения (6.13) объясняется тем, что намагничивающие силы статора и ротора не совпадают по фазе. w m k Представив (6.13) в виде I&1 + I&2 2 2 02 = I&0 и обозначив w1m1k 01 w2 m 2 k 02 1 I = и 2 = I 2′ , получим: w1m1k 01 k k

13

I&1 + I&2′ = I&0 или I&1 = I&0 − I&2′ , где I&2′ – так называемый приведенный ток ротора. Следовательно, ток фазы обмотки статора равен разности тока холостого хода и приведенного тока обмотки ротора. Для двигателя с фазным ротором m1 = m 2 , k 01 = k 02 , выражение для w коэффициента k упрощается: k = 1 . w2 6.1.5 Векторная диаграмма и схема замещения асинхронного двигателя

Точная полная схема замещения асинхронного двигателя, как и его векторная диаграмма, может быть построена только для режима работы двигателя с заторможенным ротором (s = 1), когда частота всех гармонических величин статора и ротора одинакова. Векторная диаграмма двигателя (рис. 6.6) может быть построена для эквивалентного по мощности и току двигателя с заторможенным ротором, у которого каждая фаза ротора имеет активное сопротивление (рис. 6.6) r2 / s и индуктивное x 2 .

U& 1

jx1 I&1

I&1

r1 I&1 U& 1′ = − E&1

− I&2′

ϕ1 I&0 Ф

r′ I&2′ 2 s

ϕ2 E&1 = E& 2′

I&2′

jx 2′ I&2′ Рис. 6.6

14

Схема замещения также соответствует эквивалентному асинхронному двигателю с заторможенным ротором и приведена к цепи статора (рис. 6.7). В такой схеме между элементами существуют только электрические связи, что значительно упрощает анализ процессов. Схема замещения двигателя подобна схеме замещения трансформатора, каковым по существу и является двигатель с заторможенным ротором. Отличие заключается только в том, что двигатель имеет воздушный зазор в магнитопроводе. x1 I1 U1

r2′

x 2′

r1

I0

xo

I 2′ r2′ (

1− s ) s

rст

Рис. 6.7

На схеме замещения приняты приведенные значения сопротивлений роторной цепи r2′ = r2 k 2 , x 2′ = x 2 k 2 и приведенное значение ЭДС заторможенного ротора r′ E& 2′ = E& 2 k = I&2′ ( 2 + jx 2′ ) = − I&0 ( rст + jx 0 ), s

(6.14)

где rст – эквивалентное сопротивление, связанное с тепловыми потерями в стали от вихревых токов; x 0 – индуктивное сопротивления цепи контура намагничивания магнитопровода. Векторную диаграмму удобно рассматривать совместно со схемой замещения. При построении векторной диаграммы за опорный вектор принят вектор магнитного потока Ф. ЭДС E&1 и E& 2′ отстают по фазе от потока на угол π / 2 . Вектор тока I&2 отстает на некоторый угол ϕ 2 вследствие индуктивно-активного сопротивления ротора. Угол ϕ 2 может быть определен из соотношения

15

ления ротора. Угол sx ′ ϕ 2 = arctg 2 . r2′

ϕ2

может быть определен из соотношения

Вектор тока цепи статора I&1 = I&0 − I&2′ определяется разностью векторов тока холостого хода и приведенного тока ротора. Вектор напряжения U& 1 на статорной обмотке равен сумме векторов U& 1′ , r1I&1 и jx1I&1 . В режиме холостого хода двигателя U&1′ = − E&1 . Из диаграммы следует, что при увеличении тока ротора угол ϕ1 будет уменьшаться, а cos ϕ1 – увеличиваться. 6.1.6 Момент и механическая характеристика асинхронного двигателя

Из теоретической механики известно, что мощность связана с моментом и частотой вращения: P = Mω . Применительно к асинхронному двигателю электромагнитная мощность равна произведению частоты вращения поля с электромагнитным моментом, возникающим при взаимодействии вращающегося магнитного поля с током ротора: Pэм = M эмω 0 .

(6.15)

Механическая мощность на валу двигателя определяется произведением электромагнитного момента и частоты вращения ротора: Pмех = M эмω .

(6.16)

При условии пренебрежения потерями мощности в сердечнике ротора разность подведенной электромагнитной и механической мощностей составит потери мощности в обмотке ротора: Pэм − Pмех = ∆P2 = 3I 22 r2 .

Из совместного рассмотрения (6.15), (6.16) и (6.17) следует: M эмω 0 − M эмω = 3I 22 r2 ,

(6.17)

16

откуда M эм =

3I 22 r2

ω0 − ω

=

3I 22 r2

ω0s

.

(6.18)

В (6.18) учтено, что ( ω 0 − ω ) ω 0 = s . Разделив (6.18) на частоту вращения поля ω 0 , получим формулу для определения электромагнитной мощности:

Pэм =

3I 22 r2 s

.

(6.19)

Момент на валу двигателя всегда меньше электромагнитного момента на величину механических потерь в подшипниках и вентиляторе. В двигателях средней и большой мощности механическими потерями пренебрегают. При учете потерь мощности только в обмотке ротора можно записать: 3I 22 r2 = 3E 2 s I 2 cos ϕ 2 .

(6.20)

Подставив значения потерь мощности в обмотке из (6.20) в (6.18), получим выражение для определения электромагнитного момента в виде: M эм =

3E 2 sI 2 cos ϕ 2 3 ⋅ 4 ,44 f1 w2Фk 02 I 2 cos ϕ 2 = = CФ I 2 cos ϕ 2 , ω0s ω0

(6.21)

где C = 3 ⋅ 4,44 f1 w2 k 02 / ω 0 – конструктивный постоянный коэффициент. В (6.21) учтено, что E 2 s = E 2 s . Из рассмотрения (6.17) и (6.19) можно определить потери в обмотке ротора ∆P2 = Pэм s и механическую мощность двигателя Pмех = Pэм ( 1 − s ). Из последних выражений следует, что при s = 0 (синхронное вращение поля статора и ротора) потери в обмотке ротора равны нулю, а при s = 1 механическая мощность равна нулю и вся электромагнитная мощность преобразуется в тепло в обмотке ротора. Важной характеристикой, отражающей эксплуатационные свойства асинхронного двигателя, является механическая характеристика n = f(M) или s = f(M) – зависимость частоты вращения ротора или скольжения от момента двигателя в установившемся режиме. Для упрощения вывода уравнения механической характеристики представим схему замещения асинхронного двигателя в упрощенном варианте,

17

для чего цепь намагничивания магнитопровода вынесем на вход схемы (рис. 6.8). Ввиду малости намагничивающего тока I 0 такое изменение схемы замещения не приведет к существенным ошибкам в расчетах. Уравнение механической характеристики проще всего получить на основании выражения (6.18) и модифицированной схемы замещения. По схеме замещения определим приведенный ток фазы ротора: I 2′ =

U1

(6.22)

,

2

r′    r1 + 2  + ( x1 + x 2′ )2 s  

r′ r ′ (1 − s ) где 2 = r2′ + 2 . s s I 2′

I1

x1

r1

x 2′

r2′

xo U1

I0

r2′ (

1− s ) s

rст

Рис. 6.8

Полученное значение тока подставим в (6.18) и после подстановки получим:

M=

3U 12 r2′ 2   r2′  2 ω 0 s  r1 +  + (x1 + x 2′ )  s   

.

(6.23)

Все величины, входящие в выражение (6.23), кроме s, постоянны и могут быть определены из паспортных данных двигателя. Зная эти данные, можно построить механическую характеристику, вид которой показан на рис. 6.9. Характеристика представляет собой нелинейную кривую.

18

Точка, где момент двигателя имеет максимальное (критическое) значение M к , имеет координаты s кр , n кр , M к . При превышении создавае-

s 0

n ω n0

sк

nк

1

0

M пуск

Mк M

мого рабочим механизмом, с которым сочленен двигатель, момента нагрузки, критического значения M к рабочий режим двигателя будет характеризоваться неустойчивым нижним участком механической характеристики. Произойдет снижение развиваемого им момента до значения пускового значения M пуск и остановка дви-

гателя. Если пренебречь активРис. 6.9 ным сопротивлением обмотки статора, которое значительно меньше других сопротивлений статора и ротора, то можно прийти к упрощенному выражению механической характеристики:

M=

2M к . s кр s + s кр s

(6.24)

Рабочим является участок механической характеристики, расположенный выше ординаты s к . Можно считать, что рабочий участок характеристики является линейным. 6.1.7 Двухфазные асинхронные двигатели

В п. 3.3.5 подробно рассмотрены условия создания вращающегося магнитного поля в магнитной системе, состоящей из двух катушек, расположенных под прямым углом. На основе такой магнитной системы производят двухфазные асинхронные двигатели. Для работы двухфазных асинхронные двигателей требуется для питания обмоток статора двухфазная система сдвинутых по фазе на угол π 2 напряжений. Но генераторы двухфазного напряжения из-за малой их экономичности не выпускают. Поэтому на практике двухфазная система токов создается искусственным путем – включением в одну фазу статора активного сопротивления r, а в другую фазу – емкости C или индуктивности L.

19

Включение активного сопротивления необходимо для выравнивания токов в фазах статорной обмотки. В отдельных случаях, когда требуется высокое качество питающего двухфазного напряжения (равенство амплитуд и фазовый сдвиг точно на 900) или отличная от промышленной частота напряжения, применяют специально разработанные электронные преобразователи частоты. В этом случае включение дополнительных элементов в статорную обмотку не требуется. Конструкция ротора двухфазного асинхронного двигателя принципиально не отличается от конструкции ротора трехфазного двигателя. Ротор может иметь как короткозамкнутую, так и фазную обмотку. На рис. 6.10 показаны схемы подключения к однофазной сети фазных обмоток статора с индуктивностью в одной из фаз (рис. 6.10, а) и емкостью (рис. 6.10, б). U

U

I2

r

Н1

К2

I1

I2

r

L

Н1

Н2

I1

C

Н2

К2 К1

К1 а)

б) Рис. 6.10

6.2 СИНХРОННЫЕ МАШИНЫ 6.2.1 Устройство синхронной машины

Синхронные машины предназначены для использования в качестве генераторов и двигателей. Трехфазные синхронные генераторы и двигатели

20

имеют одинаковое устройство, вследствие чего любая синхронная машина обратима. Синхронные машины состоят из статора и ротора. Статор синхронной машины аналогичен по устройству статору асинхронной машины. Принцип действия синхронного генератора рассмотрен в п. 3.3.1. Синхронные машины выполняются с явновыраженными и с неявновыраженными полюсами ротора. На рис. 6.11, а показано схематическое устройство двухполюсной синхронной машины с явновыраженными полюсами. Постоянный магнитный поток возбуждения 1 создается обмоткой возбуждения, уложенной на сердечнике ротора 2. Обмотка возбуждения подключается к источнику постоянного напряжения через контактные кольца и токосъемные щетки. В некоторых типах бесконтактных синхронных машин ротор представляет собой постоянный магнит с большой коэрцитивной силой. В пазах сердечника статора помещается трехфазная обмотка 3. Ток возбуждения подводится к обмотке возбуждения через контактные кольца 4. Сердечник статора совместно с обмоткой статора называется также якорем машины. Для снижения потерь на перемагничивание и вихревые токи сердечник статора выполняют шихтованным из тонких изолированных листов электротехнической стали. На частотах вращения 3000, 1500 и 1000 об/мин синхронные машины изготавливают с с неявновыраженными полюсами ротора (рис.6.11, б). Трехфазная обмотка якоря выполняется таким образом, чтобы число ее полюсов было равно числу полюсов ротора.

+

−

а)

б) Рис. 6.11

21

В генераторном режиме работы синхронной машины трехфазное напряжение снимается с выходных зажимов статорной обмотки, а в двигательном режиме работы статорная обмотка подключается к источнику трехфазного напряжения, вследствие чего возникает вращающееся магнитное поле. В двигательном режиме необходимо каким-либо образом разогнать ротор до частоты вращения, близкой к частоте вращения вращающегося магнитного поля, после чего двигатель втягивается в синхронизм и за счет взаимодействия магнитных потоков ротора и статора возникает момент M эм . Очевидно, что магнитный поток статора и ротор должны вращаться синхронно, иначе будет возникать знакопеременный момент и двигатель выпадет из синхронизма. Разгон двигателя до подсинхронной частоты вращения в современных конструкциях осуществляется за счет дополнительной пусковой короткозамкнутой обмотки, размещенной на роторе и позволяющей осуществить асинхронный пуск. На синхронной частоте вращения короткозамкнутая обмотка на работу двигателя влияния не оказывает, так как она оказывается неподвижной относительно вращающегося магнитного потока статора. Стержни пусковой обмотки располагаются в пазах полюсных наконечников и соединяются на торцах токопроводящими пластинами. Явнополюсный ротор содержит сосредоточенную обмотку, а полюсные наконечники имеют такую форму, чтобы распределение индукции в воздушном зазоре было синусоидальным (рис. 6.12).

S

n

N

Рис. 6.12

Распределение магнитной индукции в воздушном зазоре в синхронной машине, имеющей ротор с неявновыраженными полюсами, достигается за счет равномерного распределения обмотки по окружности ротора.

22

6.2.2 Генераторный режим синхронных машин

На рис. 6.13 приведена схема включения синхронного генератора. Ротор генератора приводится во вращение от двигателя любого типа с частотой вращения n. В цепь трехфазной обмотки якоря ОЯ включена трехфазная нагрузка с параметрами фазы rн , xн , z н . В цепь обмотки возбуждения ОВ включено регулировочное сопротивление r рег , при помощи которого регулируется ток iв , и следовательно, ЭДС фазных обмоток E0 . Фазные обмотки имеют параметры r , xc . Магнитная индукция вдоль внутренней поверхности статора распределена по синусоидальному закону: B = Bm sin α . При равномерном вращении ротора α = ω t , а магнитная индукция B = Bm sin α = Bm sin ω t . ЭДС фазы статора будет также изменяться по синусоидальному закону: e=−

dФ π = E m sin( ω t − ). dt 2

Частота f ЭДС определяется числом пар полюсов ротора р и скоростью его вращения. U U I r , xc +

E0

r рег

ОВ

−

iв

rн , x н , z н

ОЯ

n , M вр Рис. 6.13

При увеличении числа пар полюсов пропорционально увеличивается частота: 2π pn pn ; ω= . 60 60 Действующее значение ЭДС фазы определяется формулой, аналогичной для асинхронного двигателя и трансформатора: f =

E 0 = 4 ,44k f Ф0 w ,

23

где w – число витков обмотки фазы статора, k – обмоточный коэффициент. 4 ,44kpw Очевидно, что E 0 = c e Ф0 n , если принять c e = . Так как частота 60 вращения ротора должна быть постоянной, то ЭДС фазы можно регулировать только изменением потока Ф0 , воздействуя на ток возбуждения. Токи трехфазной статорной обмотки создают свое магнитное поле, которое вращается в ту же сторону, что и магнитное поле ротора. Вращение магнитных полей синхронно, что и послужило основанием для названия синхронных машин. Взаимодействие магнитных полей ротора и статора создает электромагнитный момент M вр , препятствующий вращению ротора. Поскольку магнитные поля ротора и статора действуют в одной магнитной цепи, то они влияют друг на друга. Влияние поля статора на поле ротора называют реакцией якоря. МДС обмотки возбуждения создает основной поток возбуждения Ф0 , который индуктирует в каждой фазе обмотки якоря ЭДС E 0 . Под действием тока якоря I на активном сопротивлении фазы возникает падение напряжения Ir. При работе синхронной машины как в генераторном, так и в двигательном режимах обмотка якоря создает поток рассеяния Ф р , с которым связано появление ЭДС самоиндукции E р . Ее можно заменить падением напряжения E p = I x p , где x p = ω L p и L p – индуктивное сопротивление и индуктивность, связанные с потоком рассеяния. Явление реакции якоря можно учесть введением ЭДС E я = Ix я , где x я = ω L я , а L я – индуктивность, связанная с полем реакции якоря. ЭДС E р и E я могут быть представлены одной суммарной эквивалентной ЭДС E я1 = E p + E я = I ( x p + x я ) = Ix c . Сопротивление x c называют синхронным сопротивлением. При переменной нагрузке генератора x c считают постоянным. Анализ свойств синхронного генератора будем проводить в предположении, что его ротор имеет неявновыраженные полюсы и насыщение магнитопровода отсутствует. Для упрощения анализа будем считать, что ЭДС E я1 соответствует определенный вращающийся поток Ф я1 . Допустим также, что активное сопротивление фазы r = 0 (см. рис. 6.13). С учетом приведенных выше допущений якорной цепи схемы рис. 6.13 соответствует уравнение (6.25) E& 0 = jx c I& + U& . При подстановке в (6.25) значения фазного напряжения на выводах генератора и нагрузки U& = I&Z н = rн I& + jxн I& получим:

24

E& 0 = I&rн + j( x c + x н )I& ,

(6.26)

E& 0 . rн + j( x c + x н )

(6.27)

откуда: I& =

Угол фазового сдвига между током I и напряжением U определяется выx ражением ϕ = arctg н , а угол фазового сдвига между током I и ЭДС E 0 rн x + xн . соответствует выражению ψ = arctg c rн Электромагнитная мощность генератора Р эм и электромагнитная мощность Рн , отдаваемая генератором в нагрузку, определяются выражениями:

Pэм = 3E 0 I cos ψ ;

(6.28)

Pн = 3UI cos ϕ .

(6.29)

Электромагнитная мощность генератора Р эм отличается от электромагнитной мощности в нагрузке Рн на величину потерь мощности в активном сопротивлении обмотки якоря ∆Pя = 3I 2 r . На рис. 6.14 показана векторная диаграмма синхронного генератора для случая активно-индуктивной нагрузки.

E& 0

E& я1 jx c I& U& = E&

ϕ

ψ Ф&

Θ Ф& 0

Θ

Ф& я1

0 Рис. 6.14

I&

25

Построение векторной диаграммы целесообразно начать с расположения вектора ЭДС E& 0 . Под углом ψ , отложенным в отрицательном направлении к вектору E& 0 , располагается вектор тока I&. Под углом ϕ , отложенным в положительном направлении от вектора тока I& , располагается вектор напряжения U& . Под прямым углом к вектору тока I& из конца вектора E& 0 откладывается вектор индуктивного падения напряжения jx c I&. По отношению к вектору тока I& вектор jx c I& будет опережающим. Сумма векторов U& и jx c I& должна быть равна вектору ЭДС E& 0 . Так как постоянные по значению вращающиеся в пространстве магнитные потоки могут быть представлены пульсирующими магнитными потоками, изменяющимися во времени по синусоидальному закону, то на векторной диаграмме можно расположить вектор потока Ф& 0 , который опережает E& 0 на угол π / 2 , и совпадающий по фазе с током I& вектор потока Ф& я1 . Результирующий поток Ф& = Ф& 0 + Ф& я1 индуктирует эквивалентную ЭДС E& = U& = E& 0 + E& я1 . Как видно на диаграмме, все ЭДС отстают от соответствующих потоков на угол π / 2 . ЭДС E 0 имеет фазовый сдвиг на угол Θ по отношению к напряжению U. На такой же угол сдвинуты потоки Ф0 и Ф. На рис. 6.15 показана векторная диаграмма генератора для случая активно-емкостной нагрузки.

jx c I& U&

I&

E& 0

ψ

Θ

ϕ

Ф& Ф& я1

Θ Ф& 0

0 Рис. 6.15

26

Векторные диаграммы наглядно демонстрируют влияние нагрузки на изменение напряжения синхронного генератора. 6.2.3 Двигательный режим синхронных машин

На рис. 6.16 показана простейшая схема трехфазного синхронного двигателя. К обмотке статора подведено трехфазное переменное напряжение, к обмотке возбуждения – постоянное напряжение. Пусть двигатель находится в рабочем C B A режиме, т.е. его ротор вращается с частотой n0 магнитного поля статора. При анализе его работы примем те же допущения, что и для синхронного генератоr r r ра. Для указанных на рис. 6.16 положиI тельных направлений по второму правиU лу Кирхгофа составим уравнение U& = E& 0 + jx c I& , (6.30) xc xc xc откуда определим ток якоря E0 & & &I = U − E 0 . (6.31) jx c Выражение (6.31) показывает, что ток I при заданном напряжении определяется ОВ как значением ЭДС E 0 , так и углом + сдвига фаз между E 0 и U. На рис. 6.17 показана векторная диаРис. 6.16 грамма двигателя при определенных значениях механической нагрузки и тока возбуждения. 2 U& = E& jx c I& E&

−

я1

ψ

ϕ Ф& 0

− Ф& я1

Θ Ф&

Θ 0

Рис. 6.17

ψ

Ф& я1

E& 0

3

I& 1

27

Диаграмма строится следующим образом. Откладываются в качестве опорного вектор напряжения U& и под углом φ к нему вектор тока I& . Потребляемая нагруженным двигателем мощность Pн будет положительной

π

π

. Значение ϕ при конкретной нагрузке зависит от значе2 2 ния ЭДС E 0 . Затем из конца вектора напряжения U& под прямым углом к вектору тока I& откладывается вектор напряжения jx c I& , опережающий вектор тока. Разность векторов напряжения U& и напряжения jx c I& равна вектору ЭДС

при −

0. При выполнении неравенства uиз > Uиз порог, где Uиз порог – пороговое напряжение, между истоком и стоком возникает проводящий канал ртипа. Канал р-типа образуется из-за увеличения концентрация дырок под затвором и уменьшения концентрации электронов, в силу чего концентрация дырок оказывается больше концентрации электронов. Изменение типа проводимости называют инверсией типа проводимости, а слой полупроводника (канал), в котором это явление имеет место, называют инверсным. Непосредственно под инверсным слоем располагается слой, обедненный подвижными носителями заряда. Инверсный слой значительно тоньше обедненного (в 10 и более раз).

68

На основе принципа полевого транзистора может быть выполнена ячейка памяти для одного бита информации. На рис. 7.23 показана структура полевого транзистора с изолированным затвором (флэш-память). Устройства флэш-памяти применяются как быстродействующие программируемые постоянные запоминающие устройства с электрической записью и стиранием информации. Это энергонезависимые устройства, так как информация сохраняется при отключении питания. Ячейка памяти обеспечивает не менее 100 000 циклов записи-стирания. Слои полупроводника n+ характеризуются повышенной концентрацией атомов-доноров. Изоляция затворов на рис. 7.23 не показана. Структура ячейки подобна структуре МДП-транзистора с индуцированным каналом n-типа. З

oИ

o

С

o

Управляющий затвор Плавающий затвор

n+

n+ p

oП Рис. 7.23

Плавающий затвор гальванически не связан с электродами прибора, и его потенциал определяется величиной заряда на нем. В процессе записи информации в ячейку памяти электроны из истока туннелируют через тонкий изолирующий слой окисла кремния и накапливаются на плавающем затворе. Отрицательный заряд электронов на плавающем затворе увеличивает пороговое напряжение Uзи порог. Поэтому при последующем обращении к транзистору такой ячейки он будет восприниматься как выключенный. В процессе стирания информации электроны переходят за счет туннелирования с плавающего затвора в область истока. Транзистор без заряда на плавающем затворе находится во включенном состоянии. 7.4 ТИРИСТОРЫ

Тиристором называют полупроводниковый прибор ключевого действия, основу которого составляет четырехслойная структура (рис. 7.24, а), способная переключаться из закрытого состояния в открытое и наоборот.

69

Физические процессы в структуре тиристора удобно рассматривать, представив ее в виде двух совмещенных транзисторных структур. Первая из них, n1-p2-n2, представляет собой транзистор n-p-n-типа, а вторая − p1-n1-p2 – транзистор p-n-p-типа. Крайние области p1 и n2 называют эмиттерами, а примыкающие к ним переходы – эмиттерными. Центральный переход n1-p2 называется коллекторным. Между эмиттерными и коллекторными переходами находятся базовые области p1 и n2. Внешние выводы называют соответственно катодом (К), анодом (А) и управляющим электродом (У). У

iy n1

p2

К

n2

ia А

p1

p2

n1

а)

У

в)

б) Рис. 7.24

Если напряжение питания меньше напряжения переключения Uпер и после подключения источника питания импульс управления на тиристор не подавался, то тиристор будет находиться в закрытом состоянии. При этом р1-n1-переход и p2-n2-переход будут смещены в прямом направлении,

70

а n1-p2-переход – в обратном направлении. Ток тиристора будет малым (ia ≅ 0). Если напряжение питания uпит>Uпер или после подключения источника питания был подан импульс управления необходимой величины, то тиристор откроется, так как все три перехода будут смещены в прямом направлении. Для объяснения принципа работы тиристора обратимся к условному изображению структуры тиристора (рис. 7.24, б). Включение тиристора произойдет и при напряжении между анодом и катодом uпит = Uпер и iу=0, однако такой способ включения не рекомендуется. Как следует из рис. 7.24, б, в тиристорной структуре имеется положительная обратная связь, благодаря которой при смещении в прямом направлении управляющего n1p2-перехода (за счет подачи импульса тока управления) возникает неуправляемое лавинообразное увеличение анодного тока. Выключение тиристора происходит тогда, когда ток анода по какимлибо причинам станет меньше удерживающего (iа< Iуд).

ia 1

Iуд

Uпит 2

Uпер

3

Рис. 7.25

Вольтамперная характеристика тиристора показана на рис. 7.25. При обратной полярности напряжения источника питания тиристор по своим свойствам не отличается от обычного диода (участок 3). В открытом состоянии тиристор аналогичен открытому диоду (участок 1). Закрытому состоянию соответствует участок 2.

71

При выключении тиристора (например, естественным путем при переходе напряжения источника питания через нуль в схемах управляемых выпрямителей) неравновесные заряды из баз постепенно рассасываются, и через некоторое время, называемое временем выключения, тиристор закрывается. 7.5 ОПТОЭЛЕКТРОННЫЕ ПРИБОРЫ 7.5.1 Основные понятия

Оптоэлектронными называют приборы, которые преобразующют лучистую энергию, изменяющую свойства вещества, из которого состоит конкретный прибор. Оптоэлектронные приборы, чувствительные в видимой, инфракрасной и ультрафиолетовой областях, относятся к оптическому диапазону электромагнитного излучения. Оптоэлектронные приборы подразделяются на два типа: с внешним и внутренним фотоэффектом. Внешний фотоэффект состоит в том, что при облучении фотокатода светом в приборе возникает явление фотоэлектронной эмиссии. Ток фотоэмиссии по закону Столетова пропорционален световому потоку:

I ф = кФ ,

(7.7)

где I ф – ток фотоэмиссии, мкА; Ф – световой поток, лм; к – чувствительность фотокатода. Основные закономерности фотоэффекта были выявлены А. Эйнштейном на основе фотонной теории света, согласно которой энергия излучается и поглощается квантами (фотонами). Сущность внутреннего фотоэффекта заключается в том, что в полупроводнике при воздействии световой энергии образуются подвижные носители зарядов – пары электронов и дырок. При образовании таких пар энергия фотона расходуется на перемещение электрона из валентной зоны в зону проводимости, что приводит к уменьшению сопротивления полупроводника. На практике находят применение источники излучения (излучатели), приемники излучения (фотоприемники) и оптроны, содержащие как единое целое излучатель и фотоприемник. К источникам излучения относятся светодиоды и лазеры, а к приемникам излучения – фоторезисторы, фотодиоды, фототранзисторы и фототиристоры. Оптроны могут состоять из оптопар: светодиод – фотодиод, светодиод – фототранзистор, светодиод – фототиристор. К достоинствам оптоэлектронных приборов относятся большая информационная емкость оптических каналов передачи информации, потенци-

72

альная развязка источников и приемников излучения, однонаправленность потока информации, высокая помехозащищенность оптических каналов связи по причине невосприимчивости к электромагнитным полям. 7.5.2 Светодиод

Светодиод является излучающим прибором, устройство которого поясняет рис. 7.26, а. Условное графическое обозначение светодиода показано на рис. 7.26, б. Поток излучения Прозрачный материал

n р

К

К

А

o

б)

А

oа) o

Рис. 7.26

При протекании через диод прямого тока возникает излучение фотонов в области p-n-перехода в результате рекомбинации электронов и дырок. Каждый фотон обладает количеством энергии W = hν ,

(7.8)

где h = 6 ,66 ⋅ 10 −34 Дж ⋅ с – постоянная Планка, ν – частота излучения. 7.5.3 Фоторезистор

Фоторезистор представляет собой полупроводниковый прибор, сопротивление которого зависит от электромагнитного излучения в оптическом диапазоне спектра.

73

Схема устройства и условное графическое обозначение фоторезистора показаны на рис. 7.27. Поток излучения

o

o

б)

Полупроводник

а)

Рис. 7.27

В качестве полупроводникового материала могут быть сульфид свинца, висмут, соединения сернистого кадмия и др. Световой поток направляется на полупроводник через прозрачное окно в пластмассовом корпусе. Поверхность полупроводника покрыта прозрачным стойким лаком. Контактные площадки (электроды) изготовляют из золота или платины для обеспечения надежного и не подверженного коррозии контакта. При освещении фоторезистора в результате внутреннего фотоэффекта в нем появляются дополнительные пары электрон-дырка, уменьшающие сопротивление полупроводникового материала. I Ф , мкА 1000 800 600 400 200 0

0,01

0,02

Ф , лм

Рис. 7.28

Разность между световым током I св и темновым током I т называют фототоком: I ф = I св − I т . Зависимость I Ф ( Ф ) показана на рис. 7.28.

74

7.5.4 Фотодиод

Фотодиодом называют полупроводниковый диод, у которого обратный ток изменяется в зависимости от освещенности p-n-перехода. Упрощенная структура фотодиода и его условное графическое обозначение представлены на рис. 7.29. Фотодиоды состоят из двух примесных полупроводниковых материалов с различными типами проводимости. Поток излучения

А

o

oК

n

p

К

А

б) Область p - n -перехода

а) Рис. 7.29

Процессы, протекающие в фотодиоде, имеют обратный характер по отношению к процессам в светодиоде. Под действием излучения, направленного в область p-n-перехода, в переходе и прилегающих к нему областях возникает генерация пар электрон-дырка. Контактная разность потенциалов p-n-перехода (потенциальный барьер) разделяет электроны и дырки. Неосновные носители электрических зарядов ускоряются электрическим полем и выводятся из области перехода. В итоге в областях p- и nтипа увеличивается концентрация свободных электронов и дырок соответственно. Таким образом в n-области возникает избыток электронов, а в р-области – избыток дырок. На зажимах фотодиода возникает фото-ЭДС порядка 1 В, равная контактной разности потенциалов. Генерация пар электрон-дырка является причиной увеличения обратного тока диода, если к нему приложено обратное напряжение. Основные же носители электрических зарядов задерживаются полем в своей области проводимости. Вольтамперная характеристика фотодиода показана на рис. 7.30.

75

i

0

u

Ф=0

Рис. 7.30

Фотодиоды могут применяться в режиме фотогенератора без внешнего источника питания (рис. 7.31, а) или в режиме фотопреобразователя с внешним источником питания (рис. 7.31, б).

i

i Еа

rн

а)

б)

а) Рис. 7.31

б

rн

76

В режиме фотогенератора фото-ЭДС непосредственно воздействует на сопротивление нагрузки rн . В этом режиме фотодиоды могут служить элементами солнечных батарей и фотодатчиков. В режиме фотопреобразователя фотодиод включается последовательно с источником ЭДС Е а . При отсутствии светового потока через фотодиод проходит ничтожно малый темновой ток, как ЭДС Е а включена встречно проводящему направлению диода. При наличии светового потока проводимость фотодиода увеличивается, и через него проходит ток, который определятся только значением светового потока и за счет действия ЭДС значительно больше, чем ток в генераторном режиме. Фототранзистор обладает свойством усиления фототока в зависимости от уровня освещения области базы. Под воздействием внешнего источника излучения в области базы образуются пары электрон-дырка. Неосновные носители зарядов (дырки) под действием электрического поля источника питания коллектора перемещаются через коллекторный переход и создают проходящий через нагрузку фототок. Не прошедшие через эмиттерный переход электроны остаются в базе, что приводит к снижению потенциального барьера и способствует переходу дырок из эмиттера в базу. Коллекторный фототок при этом увеличивается. У фототранзисторов выходные характеристики аналогичны характеристикам биполярного транзистора, но положение характеристик зависит от освещенности области базы. Чувствительность фототранзисторов значительно превышает чувствительность фотодиодов. Такой же принцип работы имеют и фототиристоры. 7.5.5 Оптрон

Оптрон – полупроводниковый прибор, содержащий в едином конструктивном модуле источник и приемник излучения (рис. 7.32, а). Источник и приемник между собой могут быть связаны оптически, электрически или оптически и электрически одновременно. Широкое распространение получили оптроны с такими приемниками излучения, как фотодиод, фототранзистор, фототиристор и фоторезистор. Выходное сопротивление резисторных оптронов под действием излучения фотодиода может изменяться в 108 раз при практически линейной характеристике iвых = F ( iвх ) , поэтому резисторные оптроны применяются преимущественно в аналоговых электронных устройствах. Резисторные оптроны имеют невысокое быстродействие – 0,01…1 с. В цифровых и импульсных электронных устройствах линейность выходной характеристики оптрона не имеет особого значения, а важным показателем является его быстродействие. По этой причине в таких устройствах применяются диодные и транзисторные оптроны, быстродействие которых находится в пределах 5…50 мкс.

77

В сильноточной электронике для коммутации высоковольтных цепей применяются фототиристоры.

iвых

iвх u вх

а)

u вых

б) Рис. 7.32

Обратим внимание на то, что в диодном оптроне светодиод должен быть включен в прямом направлении, а фотодиод – в прямом направлении в режиме генератора и в обратном направлении в режиме фотопреобразователя (рис. 7.32, б). КОНТРОЛЬНЫЕ ВОПРОСЫ 1. Какими свойствами обладают полупроводниковые материалы? 2. Почему чистые полупроводниковые материалы не применяются для производства полупроводниковых приборов? 3. Какие бывают разновидности полупроводниковых диодов? 4. Назовите три основные схемы включения транзистора с нулевым сопротивлением нагрузки. 5. Чем отличается тиристор от транзистора? 6. Какие бывают типы оптоэлектронных приборов? 7. В каких случаях и для чего применяют оптоэлектронные приборы? 8. Какой физический процесс происходит в излучающем диоде? 9. Что представляет собой оптопара?

78

Глава 8. ИМПУЛЬСНАЯ ЭЛЕКТРОНИКА 8.1 ТРАНЗИСТОРНЫЕ КЛЮЧИ

Транзисторные ключи являются важнейшими элементами схем импульсной и цифровой электроники. Основной функцией транзисторных ключей является бесконтактная коммутация ветвей электронных схем с возможно меньшим вносимым сопротивлением ключа в открытом состоянии и с возможно большим сопротивлением ключа в закрытом состоянии. По коммутируемым ветвям может проходить как постоянный, так и переменный ток. Для правильного понимания работы импульсных и цифровых устройств необходимо знать особенности транзисторных ключей. 8.1.1 Ключи на биполярных транзисторах

Простейший ключ на биполярном транзисторе показан на рис. 8.1, а.

uRk

uкэ

uвх uRб а

uбэ а)

u вх U1 0

t1

t2

−U2 б

б) Рис. 8.1

t

79

В установившемся режиме до момента времени t1 (рис.8.1, б) эмиттерный переход транзистора заперт, и транзистор находится в режиме отсечки. Для этого режима i k = - I k 0 (I k 0 - обратный ток коллектора), i э ≈ 0. Если пренебречь током I k 0 , то можно считать, что i k = i б ≈ 0. В этом случае

u Rб ≈ u Rк ≈ 0; u бэ ≈ − U 2 ; u кэ ≈ - E k . В интервале времени t1 … t2 транзистор находится в открытом состоянии. Чтобы напряжение uкэ было минимальным, напряжение U1 выбирают так, чтобы транзистор находился в режиме насыщения или в режиме, близком к насыщению. Токи и напряжения на этом отрезке времени определяются выражениями

U − u бэ U1 E − u кэ E k iб = 1 ≈ , ik = k ≈ . Rб Rб Rk Rk

(8.1)

Для определения тока коллектора в режиме насыщения можно воспользоваться приближенной формулой

Ik н н ≈

Ek . Rk

(8.2)

Напряжение на транзисторе в режиме насыщения находится в пределах 0,08…1 В. Мерой насыщения транзистора служит коэффициент насыщения qнас, который определяет, во сколько раз реальный ток базы превосходит минимальное значение тока базы, при котором имеет место режим насыщения. Минимальный ток базы Iб нас мин в режиме насыщения определяется выражением I Ek I б нас мин ≈ k н н = , (8.3) β ст R k β ст а коэффициент насыщения определяется как

q нас =

iб I б нас мин

≈

U 1 / Rб . E k / Rk β ст

(8.4)

Выбирая значение коэффициента насыщения конкретного транзисторного ключа, необходимо руководствоваться следующими соображениями: • насыщение должно быть обеспечено для всех транзисторов данного типа в рабочем диапазоне температуры;

80

• увеличение тока базы в режиме насыщения снижает величину падения напряжения на транзисторе между коллектором и эмиттером, что снижает мощность потерь в этой цепи транзистора, но снижение мощности практически прекращается при qнас ≈ 3; • увеличение тока базы приводит к увеличению потерь во входной цепи; • при увеличении тока базы сокращается время включения транзистора, но возрастает время его выключения. Временные диаграммы, соответствующие процессу включения транзистора, представлены на рис. 8.2. u вх U1 0

t

−U2 u бэ U бэ пор 0 −U2 iк I к пор

t зад

t I к нас

0 u кэ Eк 0

U бэ нас

tф

t U кэ нас

t вкл t1

t2

t3

t4

t

Рис. 8.2

На рис.8.2 пороговое напряжение между базой и эмиттером Uбэ пор соответствует некоторому малому значению тока базы (например, 10Iб < Iб нас). Через Ik пор обозначен ток коллектора, соответствующий напряжению Uбэ пор. Интервал t1…t2 называют интервалом задержки включения, интервал t2…t3 – интервалом формирования фронта, а интервал t3 …t4 м – интервалом накопления заряда. Разность t3 – t1 называют временем включения. Длительность интервала формирования фронта определяется током базы, током насыщения коллектора Ik нас, величиной β транзистора и временем жизни неосновных носителей в базе. На интервале задержки включения изменяются напряжения на эмиттерном и коллекторном переходах, и поэтому изменяются объемные нескомпенсированные заряды в области этих переходов. Это проявляется в

81

том, что возникают токи электродов транзистора. Ток коллектора на рассматриваемом интервале мал. Явление изменения зарядов условно называют перезарядом барьерных емкостей эмиттерного и коллекторного переходов. На интервале формирования фронта токи электродов транзистора увеличиваются. В начале этого интервала продолжается изменение напряжения на эмиттерном переходе. В течение всего интервала изменяется напряжение на коллекторном переходе. Это вызывает изменение соответствующих нескомпенсированных объемных зарядов. На интервале формирования фронта, кроме этого, происходит накопление неравновесных носителей электричества в базе транзистора. Это явление условно называют накоплением неосновных носителей. Заряд неосновных носителей практически сразу компенсируется зарядом основных носителей. Чем больше коэффициент насыщения, тем меньше длительность фронта tф. На интервале накопления заряда процесс накопления неравновесных носителей электричества продолжается, напряжение uкэ незначительно уменьшается, а ток коллектора незначительно увеличивается. Временные диаграммы процесса выключения транзистора представлены на рис. 8.3. u вх

U1 0

t

iк

- U2

I к нас u кэ

0

t рас

Ek

t сп

t

t уст

t выкл

iб 0

0

t t1

t2

Рис. 8.3

t3

t4

t

82

На рис. 8.3 приняты следующие обозначения интервалов времени: • t1…t2 – рассасывания заряда; • t2…t3 – формирования спада; • t3…t4 – установления; • t1…t3 – выключения. На интервале рассасывания ток базы, ограниченный резистором Rb, имеет отрицательное значение iб ≈ -U2 /Rb, если принять напряжение uбэ≈0. На этом интервале времени концентрация неравновесных носителей электричества уменьшается, и в конце интервала транзистор выходит из режима насыщения. Время рассасывания возрастает при увеличении коэффициента насыщения. Интервал форсирования спада tсп характеризуется снижением концентрации неравновесных носителей, уменьшением тока ik и увеличением напряжения на коллекторном переходе и напряжения uкэ. В области коллекторного перехода изменяются объемные нескомпенсированные заряды (перезаряд барьерной коллекторной емкости). На интервале установления tуст напряжение uбэ изменяется от значения Uбэ пор до –U2. Изменяются также нескомпесированные объемные заряды переходов транзистора. С момента времени t3 ток коллектора сравнивается с током базы, эмиттерный переход смещается в обратном направлении. В результате снижения тока базы до нуля транзистор выключается. Время выключения можно уменьшить увеличением запирающего отрицательного тока базы. u вх

u кэ

0 iб

u вх

t

0

а)

t

б) Рис. 8.4

На рис. 8.4, а представлена схема транзисторного ключа с форсирующим конденсатором, увеличивающим положительную и отрицательную

83

амплитуды тока базы, и тем самым повышающим быстродействие транзисторного ключа. Диаграмма тока базы показана на рис. 8.4, б. 8.1.2 Ненасыщенные ключи на биполярных транзисторах

Ненасыщенные транзисторные ключи на биполярных транзисторах имеют повышенное быстродействие и уменьшенное время рассасывания. Основное назначение таких ключей состоит в том, чтобы создать на выходе напряжение, близкое к нулю, или напряжение, близкое к напряжению источника питания. Такой режим работы ключа характерен для схем цифровой и силовой электроники. Идеализированной схеме ненасыщенного ключа соответствует схема, показанная на рис. 8.5, а. Напряжение смещения Ucm должно находиться в пределах 0,4…0,6 В. При ненасыщенном транзисторе диод VD находится в закрытом состоянии и весь ток источника входного сигнала поступает в базу транзистора, обеспечивая его быстрое отпирание. На стыке активного режима и режима насыщения напряжение uкб ≈ 0, и диод открывается. С этого момента времени ток источника входного сигнала частично ответвляется в цепь диода, ток базы уменьшается, что исключает насыщение транзистора. В таких схемах применяются высокочастотные диоды, превосходящие транзистор по быстродействию.

U кб

Uвх

U вх

в) а)

б) Рис. 8.5

Еще более эффективным является применение в схеме ключа диода Шоттки (рис. 8.5, б). Такие ключи отличаются большим быстродействием и малым падением напряжения при прямом включении (время восстанов-

84

ления менее 0,1 нс, напряжение отпирания около 0,25 В). При включении в схему ключа диода Шоттки источник напряжения смещения не требуется. Биполярный транзистор с диодом Шоттки называют транзистором Шоттки. Его условное графическое обозначение показано на рис. 8.5, в. К недостаткам ненасыщенных ключей следует отнести: • повышенное напряжение на открытом ключе; • пониженную помехоустойчивость; • пониженную температурную стабильность. 8.1.3 Аналоговые ключи на биполярных транзисторах

Ранее рассмотрены ключи для коммутации цепей с постоянными источниками напряжения. В измерительных электронных устройствах используются также и ключи, предназначенные для коммутации источника входного аналогового сигнала и приемника этого сигнала. Такие ключи называют аналоговыми ключами или аналоговыми коммутаторами. Компенсационный аналоговый ключ на биполярных транзисторах представлен на рис. 8.6. Для уменьРис. 8.6 шения падения напряжения на открытом ключе используют последовательное соединение одинаковых транзисторов. Такие устройства называют прерывателями. Они имеют симметричную выходную характеристику и пригодны для коммутации сигналов переменного напряжения. На рис. 8.7 представлена схема ана+ u вх логового ключа на u вых u эк 2 основе прерывателя. u кэ1 Управляющий сигнал с целью гальванической развязки переu упр дается через трансформатор. + Рассмотрим момент времени, когда Рис.8.7 имеют место те полярности входного напряжения и напряжения на вторичной обмотке трансформатора в цепи управления, которые указаны на рис. 8.7. В этом случае транзисторы будут открыты и входной ток iвх будет положительным. Транзистор Т1 будет ра-

−

−

85

ботать в нормальном режиме включения по схеме с общим коллектором. Транзистор Т2 будет работать в инверсном режиме по схеме с общим эмиттером. Остаточные напряжения на транзисторах взаимно скомпенсированы, так как uкэ1< 0, а uэк2 > 0. Благодаря этому общее напряжение на транзисторах оказывается очень малым (порядка 100 мкВ). 8.1.4 Ключи на полевых транзисторах

Для коммутации аналоговых и цифровых сигналов широко применяются ключи на полевых транзисторах. В аналоговых ключах применяются транзисторы с управляющим p-nпереходом или МДП-транзисторы с индуцированным каналом. В цифровых ключах больше применяются МДП-транзисторы с индуцированным каналом. Такие ключи также находят применение в силовой импульсной электронике. Для ключей на полевых транзисторах характерно малое остаточное напряжение, поэтому они способны коммутировать слабые сигналы порядка нескольких микровольт. Выходные характеристики полевых транзисторов проходят через начало координат. На рис.8.8 показаны условное графическое обозначение и выходные характеристики транзистора с управляющим переходом и каналом р-типа. ic

u зи = 0 u зи > 0

0

uис

u зc > 0 u зc = 0 Рис. 8.8

Характеристики в третьем квадранте соответствуют заданным напряжениям между затвором и стоком. В статическом режиме ключ на полевом транзисторе потребляет очень малый ток управления из-за большого входного сопротивления ключа. Большое входное сопротивления ключа фактически обеспечивает гальваническую развязку входной и выходной цепей. Однако входной ток увеличивается при повышении частоты переключения из-за повышенной вход-

86

ной емкости. Ключи на полевых транзисторах часто проигрывают по быстродействию ключам на биполярных транзисторах. Схема цифрового ключа на МДП-транзисторе с индуцированным каналом n-типа и резистивной нагрузкой и временные диаграммы, поясняющие работу ключа, показаны на рис. 8.9. На схеме емкость Сn соответствует суммарной емкости подключенных к ключу устройств. При отсутствии входного сигнала транзистор закрыт, и напряжение между стоком и истоком uси = Eс. При напряжении uвх больше порогового напряжения Uзи пор транзистор открывается, и напряжение uси понижается. Напряжение Uвкл на открытом ключе зависит от сопротивления стока Rc, величины входного сигнала и особенностей стоковых характеристик транзистора. Скорость изменения напряжения на выходе определяется сопротивлением Rc, емкостью Сn и частотными характеристиками транзистора. Схема цифрового ключа на МДП-транзисторе с динамической нагрузкой, функцию которой выполняет МДП-транзистор, показана на рис. 8.10. Транзистор Т1 называют активным, а транзистор Т2 – нагрузочным. u вх U зи пор 0 ucи

u вх

t

u си Ес 0

а)

б)

U вкл

Рис. 8.9

В закрытом состоянии ключа uвх< Uзи пор1, где Uзи пор1 – пороговое напряжение транзистора Т1. Транзистор Т1 закрыт, и через оба транзистора протекает ничтожно малый ток (порядка 1 нА). Напряжение uси1 близко к напряжению Ec, а напряжение uси2 близко к нулю. При этих условиях транзистор Т2 также закрыт несмотря на то, что напряжение между затвором и истоком этого транзистора положительно. При закрытом транзисторе Т2 uзи2 = uси2. Соотношение между параметрами транзисторов подбирается таким, чтобы в закрытом ключе выполнялось соотношение uси1 ≈ Ec. Напряжение uси2 не может быть больше порогового напряжения Uзи пор2 для транзистора Т2, в противном случае он бы открылся.

t

87

ucи2 uзи2

u вх

ucи1

Рис. 8.10

Рис. 8.11

В открытом состоянии ключа uвх> Uзи пор1, транзистор Т1 открыт, напряжение uси1 близко к нулю, а напряжение на транзисторе Т2 примерно равно напряжению питания. В этом состоянии транзистор Т2 также открыт, а uзи2 = uси2 ≈ Ес. Но транзисторы проектируют таким образом, чтобы удельная крутизна характеристики транзистора Т1 значительно превышала удельную крутизну характеристики транзистора Т2. Благодаря этому в открытом состоянии ключа uси1 ≈ 0. Ввиду малости удельной крутизны характеристики транзистора Т2 ток, протекающий через открытый ключ, относительно мал. На рис. 8.11 представлена простейшая схема аналогового ключа на МДП-транзисторе, которая получается из предыдущей заменой транзистора Т1 резистором нагрузки Rn. Функцию источника питания выполняет источник входного сигнала. Положительный полюс источника питания, имеющий наибольший потенциал, соединен с подложкой транзистора для того, чтобы p-n-переходы между подложкой и истоком и подложкой и стоком были смещены в обратном направлении. Транзистор такого аналогового ключа работает, как транзистор Т2 комплементарного ключа. Для отпирания транзистора необходимо, чтобы напряжение uупр имело небольшую величину. Ключ способен коммутировать входное напряжение любой полярности. На рис.8.12 представлена схема цифрового ключа на комплементарных МДП-транзисторах, которые взаимодополняют друг друга – транзистор Т1 с каналом n-типа и транзистор Т2 с каналом р-типа. Обозначим через Uзи пор1 и Uиз пор2 положительные пороговые напряжения для транзисторов Т1 и Т2 соответственно. Пороговые напряжения представляют собой ми-

88

нимальные значения напряжений, при которых ucи2 транзисторы находятся в закрытом состоянии. uзи2 Когда uвх = 0, транзисторТ1 закрыт, а транзистор Т2 открыт. В этом режиме uси1 ≈ Ec, uси2 ≈ 0. Если ucи1 u вх uвх > Uзи пор1, то транзистор uзи1 Т1 будет открыт. Если обеспечить выполнение условия uвх > Ес - Uиз пор2, то тогда транзистор Т2 будет Рис. 8.12 закрыт, а uси1 ≈ 0, uси2 ≈ Ec. Если обеспечить выполнение неравенства Ec< Uзи пор1 + Uиз пор2, то при изменении входного сигнала исключается состояние, когда оба транзистора включены. В случае невыполнения неравенства при некотором промежуточном значении напряжения uвх оба транзистора могут быть включены, и через них протекает так называемый сквозной ток. Этот ток протекает в течение короткого промежутка времени, но тем не менее может нарушить работу или вывести из строя схему. Достоинства ключа заключаются в следующем: • и в открытом и в закрытом состоянии ключ практически не потребляет ток от источника питания; • выходные напряжения в открытом и закрытом состоянии ключа резко отличаются друг от друга, что очень важно для цифровых схем с точки зрения повышения помехоустойчивости; • высокое быстродействие ключа, которое на порядок выше быстродействия ранее рассмотренных ключей. Повышенное быстродействие ключа на коплементарных транзисторах обусловлено тем, что разряд и заряд емкости Сn происходит через соответствующий открытый транзистор с очень малой постоянной времени. При этом в начале заряда или разряда через соответствующий транзистор протекает ток значительной величины, обеспечивая быстрый заряд емкости. На рис. 8.13 представлена схема двунаправленного аналогового ключа (передающего вентиля) на комплементарных транзисторах. Ключ способен передавать напряжение ua c вывода А на вывод В или в обратном порядке – напряжение ub с вывода В на вывод А. Эти напряжения должны находиться в пределах от 0 до +Еn.

89

ua ub u упр

Рис. 8.13

Комплементарный ключ образован транзисторами Т1 и Т2 . Ключ находится в проводящем состоянии, если uупр = +Еn. В этом случае сигнал с вывода В передается на вывод А. При uупр = 0 происходит передача сигнала с вывода А на вывод В. Ключ в состоянии работать не только при положительных напряжениях ua и ub, но и при их отрицательных значениях. 8.2 АМПЛИТУДНЫЕ ОГРАНИЧИТЕЛИ

Амплитудные ограничители предназначены для нормирования напряжения сигналов по уровню путем ограничения. Амплитудные ограничители бывают односторонними и двусторонними. Двусторонние ограничители (рис. 8.14) обеспечивают ограничение сигнала на двух уровнях напряжения положительной и отрицательной полярности, причем уровни ограничения могут отличаться по модулю. Односторонние ограничители представляют собой устройства, напряжение на выходе которых не превышает установленный постоянный уровень напряжения положительной или отрицательной полярности. Рассмотрим работу двухстороннего ограничителя, выполненного на операционном усилителе (ОУ) (рис. 8.14, а). При положительном выходном напряжении ОУ стабилитрон СТ1 работает, как диод в прямом режиме включения, и падение напряжения Uпр на нем невелико. Стабилитрон СТ2 для этой полярности напряжения имеет рабочий режим обратного включения и пробивается при достижении выходного напряжения уровня пробоя (стабилизации) Uпр +Uст2, где Uст2 – напряжение стабилизации стабилитрона (рис. 8.14, б). За счет действия нелинейной отрицательной обратной связи, образованной резистором R2 и стабилитронами, напряжение на выходе ОУ ограничивается по амплитуде на уровне Uпр +Uст2.

90

u вых

u вх

а)

а u вых

U ст2 + U пр

U1

U2

u вых u вх

0

U ст1 + U пр

t

- K ⋅ Um

U m u вх

0

t

б

б) Рис. 8.14

При отрицательном выходном напряжении функции стабилитронов меняются, и выходное напряжение ограничивается на уровне –( Uпр +Uст1).

91

8.3 ГЕНЕРАТОРЫ ПРЯМОУГОЛЬНЫХ ИМПУЛЬСОВ

Генераторы прямоугольных импульсов могут иметь различные принципы работы (мультивибраторы, блокинг-генераторы) и различное исполнение (на дискретных элементах, на логических элементах, на ОУ). Ограничимся рассмотрением лишь мультивибраторов на основе ОУ и логических элементов.

U вых U c = U_ U+

Рис. 8.15

Все мультивибраторы могут работать как в автоколебательном, так и ждущем режимах. Схема автоколебательного мультивибратора представлена на рис. 8.15. Резисторы R1 и R2 образуют положительную обратную связь, благодаря которой и возникает автоколебательный режим работы. Резистор R включен в цепь отрицательной обратной связи и предназначен в основном для установки требуемого значения и стабилизации коэффициента усиления ОУ по инвертирующему входу. В зависимости от полярности напряжения на выходе, которое может принимать значения напряжения источника питания (либо +Епит, либо -Епит), на неинвертирующем входе ОУ (рис. 8.16) соответственно полярности выходных напряжений устанавливаются напряжения U+1=ЕпитR2/(R1+R2) или

U+2= - ЕпитR2/(R1+R2).

(8.5)

92

U_

τ = RC

+ Е пит U +1

0

t1

t2 t

U +2 - Е пит u вых + Е пит 0

t

- Е пит T Рис. 8.16

Конденсатор С входит в цепь отрицательной обратной связи. Он перезаряжается в зависимости от состояния выхода ОУ с постоянной времени τ = =RC. Напряжение на конденсаторе Uc равно напряжению U_ на инвертирующем входе. Оно стремится принять уровень напряжения +Епит, либо уровень напряжения -Eпит. До момента времени t1 напряжения U+ - U_ = =U+1 – Uc > 0, операционный усилитель находится в режиме насыщения и на его выходе устанавливается напряжение +Епит. С момента времени t1 разность U+ - U_ изменяет знак, и на выходе ОУ устанавливается напряжение -Eпит. До момента времени t2 U+ - U_ = U+2 – Uc < 0 и выходное напряжение ОУ удерживается на уровне -Eпит. С момента времени t2 разность U+ - U_ снова изменяет знак, и процессы в схеме повторяются, т.е. в схеме имеет место автоколебательный режим работы. Период повторения импульсов Т определяется выражением  R  T = 2 RC ln1 + 2 2 . R1  

(8.6)

93

Если мультивибратор выполнить по схеме, показанной на рис. 8.17, то благодаря наличию цепочек R3 – D1 и R4 – D2 с различными по омическому значению резисторами постоянные времени τ1=R3C и τ2=R4C будут отличаться по величине, а в мультивибраторе установится несимметричный режим работы.

Uвых

Uc=U_

U+ Рис. 8.17

Каждая из диодных цепочек из-за встречного включения диодов подключается к конденсатору С при разных полярностях выходного напряжения. В остальном процессы в данной схеме полностью аналогичны процессам в предыдущей схеме мультивибратора. Мультивибраторы на основе логических ИМС (рис. 8.18) обычно применяют в цифровой аппаратуре, так как при этом наиболее полно обеспечивается унификация элементной базы и не требуется согласования по уровням сигналов с другими устройствами цифровой аппаратуры. Логические элементы МС3 и МС4 имеют вспомогательное назначение и служат для создания мягкого самовозбуждения колебаний в схеме. При включении схемы и возможном появлении на обоих выходах микросхем МС1 и МС2 сигналов логической единицы срабатывают микросхемы МС3 и МС4. На вход МС2 поступает высокий уровень напряжения, который вызывает переключение МС2 в состояние логического нуля на выходе и приводит к возникновению режима автоколебаний. Временные диаграммы, поясняющие работу схемы, показаны на рис. 8.19. В момент времени t1 происходит смена состояний микросхем МС1 и МС2. Напряжение Uвых2 изменяется от уровня логического нуля U0 до уровня логической единицы U1. В переходном процессе напряжение на конденсаторе С2 изменяется по закону

94

U c 2 = ( U 1 + U R 2 − U 0 )( 1 − e

−

t R1C2

(8.7)

),

0 0 где U R 2 = I вх R2 ; I вх – входной ток микросхемы при низком уровне входного напряжения; t – время, отсчитываемое от начала переходного процесса.

Рис. 8.18

Входное напряжение Uвх1 через промежуток времени tи примет значение порогового напряжения (напряжения, при котором микросхема МС1 переключится в единичное состояние): tи

− dU c 2 1 0 U вх1 = U пор ≈ i R1 R1 = R1C 2 = ( U + U R 2 − U ) e R1C2 , (8.8) dt

где

i R1 = C 2

dU C 2 – ток заряда конденсатора С2. dt

Из последнего уравнения следует U 1 + U R2 − U 0 t и ≈ R1C 2 ln . U пор

(8.9)

В момент времени t2 микросхемы МС1 и МС2 изменят свое состояние на противоположное.

95

Uвх

R1C2 Uпор t1

t2

UR1

Uвх2

t3

t

R2C1

Uпор

UR2

Uвых1

t

U1вых

U0вых t

Uвых2

T

U1вых U0вых tи

t tп Рис. 8.19

В силу идентичности процессов заряда конденсатора С1 во время паузы tп и заряда конденсатора С2 во время tи длительность паузы приближенно определится выражением

U 1 + U R2 − U 0 . t п ≈ R2 C 1ln U пор

(8.10)

На рис. 8.20 показана схема ждущего мультивибратора (одновибратора) на основе ОУ. Назначение ждущего мультивибратора заключается в том, чтобы на выходе формировать одиночный импульс заданной длительности и ампли-

96

туды, который бы совпадал по переднему фронту с одиночным входным прямоугольным импульсом. Другими словами, ждущий мультивибратор предназначен для нормирования параметров выходного импульса. От схемы автоколебательного мультивибратора схема ждущего мультивибратора отличается только входными цепями. На инвертирующем входе включен диод D2, обеспечивающий ждущий режим, а на неинвертирующем – запускающая цепь на элементах C1, R3, D1. Схема может находиться только в одном устойчивом состоянии, когда на выходе установлено отрицательное напряжение -Eпит.

u вых

u вх

Рис. 8.20

Диаграммы напряжений в различных точках ждущего мультивибратора показаны на рис. 8.21. В начальном состоянии, когда на выходе ОУ установилось напряжение - Eпит, диод D2 находится в проводящем состоянии и замыкает накоротко конденсатор С. При этом напряжение на инвертирующем входе U_≈ 0, а на неинвертирующем входе напряжение U+=U+2 = -EпитR2/(R1+R2), дифференциальное напряжение U+ - U_< 0, диод D1 закрыт. В момент времени t1 входной сигнал Uвх открывает этот диод, на неинвертирующий вход поступает положительный сигнал, и на выходе ОУ устанавливается положительное напряжение +Eпит. Этим напряжением диод D2 запирается, а конденсатор С заряжается с постоянной времени τ = RC. При этом напряжение U+1 = EпитR2/(R1+R2). С момента времени t2 дифференциальное напряжение U+ - U_> 0, на выходе ОУ устанавливается отрицательное напряжение -Eпит, и конденсатор С начинает перезаряжаться от этого напряжения.

97

U вх 0

U−

t1

t2

t3

t

+ Е пит

U +1 0

t

U+ U +1 0

t

U +2 U вых

+ Е пит

0

t − Е пит Рис. 8.21

В момент времени t3 (момент перехода напряжения на конденсаторе С от положительной полярности к отрицательной) открывается диод D2, закорачивая конденсатор. Схема приходит в исходное состояние и находится в нем до прихода очередного запускающего входного импульса 8.4 ГЕНЕРАТОРЫ ЛИНЕЙНО ИЗМЕНЯЮЩЕГОСЯ НАПРЯЖЕНИЯ

Генераторы линейно изменяющегося напряжения (ГЛИН) широко применяются в импульсной электронике (формирователи широтномодулированных импульсных последовательностей, задатчики линейно изменяющегося напряжения и т.д.). Как правило, ГЛИН в обязательном порядке содержат в качестве первичного формирователя инерционную RC-цепь. Из теории линейных электрических цепей известно, что если конденсатор заряжать или разряжать постоянным по величине током, то напряжение на нем будет изменяться

98

по линейному закону. Именно этот принцип положен в основу работы качественных ГЛИН. В более простых ГЛИН в качестве линейно изменяющегося напряжения используют начальный участок экпоненциального напряжения заряда конденсатора от источника постоянного напряжения. ГЛИН могут быть выполнены на дискретных элементах, цифровых элементах, ОУ и т.д. Рассмотрим одну из возможных схем ГЛИН на основе ОУ, представленную на рис. 8.22, а. В момент времени t1 (рис. 8.22, б) ключ К размыкается под воздействием внешнего сигнала, и начинается прямой ход.

ic

i− U вх

iR

Е

Uс

U вых

а

а)

U вых 0

б

t1

t2

t

б) Рис. 8.22

В момент времени t2 ключ замыкается, конденсатор С разряжается, и на выходе устанавливается нулевое напряжение. Во время прямого хода конденсатор заряжается почти постоянным током, чем обеспечивается линейный характер напряжения на нем, а следо-

99

вательно, и на выходе схемы. При открытом ключе К протекающий через резистор R ток определяется как iR = (E – Uвх ) ≅ E/R = const, если считать операционный усилитель идеальным (Ку→∝, Uвх→0, i_→0). Выходное напряжение определяется как 1t U вых = −U C + U вх = −U C = − ∫ iC dt. C0

(8.11)

Согласно первому правилу Кирхгофа, iR = iC + i_≈ iC. Тогда 1 t 1 t E E t. U вых = − ∫ i R dt = − ∫ dt = − RC С0 C0R

(8.12)

Последнее выражение подтверждает линейный закон изменения выходного напряжения. КОНТРОЛЬНЫЕ ВОПРОСЫ

1. Какие бывают разновидности полупроводниковых ключей на биполярных транзисторах? 2. В каких случаях применяют ненасыщенные ключи на биполярных транзисторах? 3. Для чего предназначены аналоговые транзисторные ключи? 4. В чем заключается преимущество ключей на полевых транзисторах? 5. Какие бывают виды амплитудных ограничителей? 6. На каких активных элементах выполняют генераторы прямоугольных импульсов? 7. Каким образом достигается высокая линейность выходных импульсов у генераторов линейно изменяющегося напряжения?

100

Глава 9. ЦИФРОВАЯ ЭЛЕКТРОНИКА 9.1 СИСТЕМЫ СЧИСЛЕНИЯ 9.1.1 Определение цифровых устройств

Цифровые устройства оперируют с цифровыми сигналами. В цифровом сигнале имеются только два уровня напряжения, например: +5 В и О В. Для цифровых электронных схем существенны только два значения напряжения: высокий и низкий уровни. Электронные устройства, в которых применяются сигналы только двух типов (с высоким и низким уровнем), называются цифровыми устройствами. Высокий уровень (+5 В) называется логической единицей, а низкий уровень (О В) - логическим нулем. Для генерации и обработки цифровых сигналов применяются в основном интегральные схемы (ИС). 9.1.2 Числа, используемые в цифровой электронике

Счет в десятичной и двоичной системах счисления. Системы счисления - это код, в котором используют специальные символы для обозначения количества каких-либо объектов. В десятичной системе применяют 10 символов. В двоичной системе счисления используют только два символа – 0 и 1, и поэтому ее называют системой счисления с основанием 2. Символы Символы десятичной системы двоичной системы 0 0 1 1 2 10 3 11 4 100 5 101 6 110 7 111 8 1000 9 1001 Заметим, что обозначения нуля и единицы в двоичной и десятичной системах совпадают. Вес разряда. Возьмем десятичное число 648. сотни дес. ед. 648 = 600 + 40 + 8 Цифра 6 обозначает число 600, так как по своему положению она занимает третий разряд слева после десятичной точки. Цифра 4 представляет число 40, цифра 8 - число 8.

101

Этот пример иллюстрирует понятие веса разряда, т.е. различной его значимости в десятичной системе счисления. В двоичной системе счисления также используется понятие веса разряда. Так, для двоичного числа 1101 («один-один-ноль-один») справедливо: Вес разряда

8

4

2

1

Двоичное число

1

1

0

1.

Двоичная точка

Вес разряда каждый раз получается как результат умножения веса предыдущего разряда на 2: 1024

512

256

128

64

32

16

8

4

2

1.

Преобразование двоичных чисел в десятичные. Во время работы с цифровыми устройствами приходится выполнять преобразование чисел из двоичной системы в десятичную. Преобразование легко выполнить, зная веса разрядов двоичного числа. Как и в случае с десятичными числами, десятичный эквивалент двоичного числа определяется суммой значений разрядных чисел, значения которых могут быть равны либо весу разряда, либо нулю. Так например, десятичный эквивалент двоичного числа 110101 определяется по схеме: 1 Двоичное число

1

0

1

32 + 16 + 0 + 4 +

0

0 +

1.

1

= 53

Двоичная точка

Двигаясь влево от двоичной точки, необходимо под каждой двоичной единицей подписать ее десятичный эквивалент и сложить получившиеся числа. Преобразование десятичных чисел в двоичные. Во время работы с цифровыми устройствами такие преобразования необходимо проделывать часто. Рассмотрим простой прием. Предположим, требуется преобразовать число 13 в двоичное. Это можно сделать при помощи следующей простой процедуры:

102

13 : 2 = 6 с остатком

1

- разряд с весом 1 (20)


0



1



1


Двоичное число: 1101 Сначала число 13 делим на 2 и получаем частное 6 и остаток 1. Этот остаток становится значением разряда с весом 1. Затем 6 делим на 2, получаем частное 3 без остатка (0). Этот ноль записываем в разряд с весом 2. Число 3 делим на 2 и остаток 1 записываем в разряд с весом 4. Наконец 1 делим на 2, получаем 0 и остаток 1, который записываем в старый разряд. Отметим, что процесс деления на 2 следует заканчивать в тот момент, когда получается частное, равное нулю. Шестнадцатеричные числа. Преимущество шестнадцатеричной системы состоит в том, что при ее использовании можно реализовать непосредственно преобразование четырехразрядных двоичных чисел. Шестнадцатеричные коды обычно используют для представления многоразрядных двоичных чисел: А6 → 10100110. Шестнадцатеричная система широко применяется в микропроцессорных цифровых схемах для представления 8и 16-разрядных двоичных чисел. Преобразование чисел из шестнадцатеричной в двоичную систему и наоборот – типичные операции в микропроцессорах и микроЭВМ. В шестнадцатеричной системе счисления применяются 16 символов: Десятичное Двоичное число число

0 1 2 3 4 5 6 7

0000 0001 0010 0011 0100 0101 0110 0111

Шестнадцатеричное число

0 1 2 3 4 5 6 7

Десятичное Двоичное число число

8 9 10 11 12 13 14 15

1000 1001 1010 1011 1100 1101 1110 1111

Шестнадцатеричное число

8 9 А В С D Е F

103

Перевод шестнадцатеричного числа в двоичное можно осуществить по схеме: Шестнадцатеричное число

С

3

Двоичное число

1100

0011

При обратном переводе чисел необходимо двоичное число разбить на тетрады, начиная с двоичной точки, и каждую тетраду представить шестнадцатеричным эквивалентом: Двоичное число Шестнадцатеричное число

1110

1010

Е

А

Преобразование шестнадцатеричного числа в десятичный эквивалент можно осуществить по следующей схеме: Вес разряда 16-ричное число

256 2

16 D

256 × 2 = 512 Десятичное число

512

1 B

16 × 13 = 208 +

208

1 × 11 = 11 +

11 =

731

Пример перевода десятичного числа в 16-ричное: 47 : 16 = 2 с остатком 15 2 : 16 = 0 с остатком

2 2

F

Аналогичным образом осуществляется перевод десятичного числа в восьмеричное. При обратном переводе надо двоичное число разбить на триады, начиная от двоичной точки, и каждую триаду представить восьмеричным эквивалентом.

104

Представление информации в ЭВМ. Наибольшее распространение в ЭВМ имеет двоичная система счисления, т.к. для представления в машине разряда двоичного числа может быть использован элемент, имеющий всего два устойчивых состояния. Другим важным достоинством двоичной системы является простота двоичной арифметики. Недостатком двоичной системы является изображение числа в двоичном коде числом разрядов в 3,3 раза большим, чем его представление в десятичной системе. Поэтому в текстах программ для более короткой и удобной записи двоичных кодов команд, адресов и операндов применяются восьмеричная и шестнадцатеричная системы счислений. Любая информация (числа, команды, алфавитно-цифровые записи и т.п.) представляется в ЭВМ в виде двоичных кодов (двоичных слов) фиксированной или переменной длины. Отдельные элементы двоичного кода, имеющие значение 0 или 1, называют разрядами или битами. В ЭВМ слова часто разбивают на части, называемыми слогами или байтами. В современных ЭВМ широко используется байт, содержащий 8 битов (разрядов). В ЭВМ применяют две формы представления чисел: с фиксированной запятой (точкой) и с плавающей запятой (точкой). Эти формы называют соответственно естественной и полулогарифмической. При представлении чисел с фиксированной запятой положение запятой фиксируется в определенном месте относительно разрядов числа. Обычно подразумевается, что запятая находится или перед старшим разрядом (числа по модулю меньше 1), или после младшего (целые числа). Когда не требуется высокой точности представления данных, то машина имеет аппаратную возможность работать с байтами, диапазон представления чисел составляет (-127; +127). В этом случае старший разряд байта является знаковым. Во всех случаях знаковый разряд равен 0 для положительных чисел и 1 для отрицательных чисел: Слово 1 1 1 1 1 1 9 8 7 6 5 4 3 2 1 0 5 4 3 2 1 0 Старший байт 1 1 1 1 1 1 9 8 5 4 3 2 1 0 Младший байт 7 6 5 4 3 2 1 0 Знаковые разряды

105

Так как арифметико-логическое устройство ЭВМ выполняет операции вычитания при помощи сумматора, то отрицательные числа представляются в дополнительном коде. Введем понятие обратного и дополнительного кодов. Для положительного числа Х его прямой, обратный и дополнительный коды совпадают. Для отрицательного числа Х все эти коды различны. В двоичной системе счисления обратный код n-разрядного числа получают путем поразрядного инвертирования. Например, отрицательному двоичному числу Х = - 00100100 соответствует обратный код (инверсия) [Х]обр. = 11011011. Дополнительный код целого отрицательного числа [Х]доп = [Х]обр +1. Так, для предыдущего примера [Х]доп = 11011100. 9.2 ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ НА ИНТЕГРАЛЬНЫХ МИКРОСХЕМАХ 9.2.1 Общие сведения о логических элементах Основными составными частями цифровых схем являются логические элементы, оперирующие с двоичными числами (двоичные логические элементы). Они могут быть выполнены на транзисторах, диодах или интегральных схемах. Термин «логический» обычно применяют по отношению к процедуре принятия решения. В этом смысле логический элемент - это такая схема, которая, основываясь на входных сигналах, может решать, что ей ответить на выходе – «да» или «нет» (логическая 1 или логический 0). Существуют семь основных логических функций (табл. 9.1) и соответствующих им логических элементов: НЕ, И, И-НЕ, ИЛИ, ИЛИ-НЕ, исключающее ИЛИ, исключающее ИЛИ-НЕ. Черта над логической переменной означает ее инверсию (превращение логической 1 в 0 и наоборот). Таблица 9.1 ВХОДЫ

ВЫХОД ИЛИ

ИЛИ-НЕ

И

И-НЕ

Исключающее ИЛИ

Исключающее ИЛИ-НЕ

X1

X2

F

F

F

F

F

F

0

0

0

1

0

1

0

1

0

1

1

0

0

1

1

0

1

0

1

0

0

1

1

0

1

1

1

0

1

0

0

1

106

Любой логический элемент может быть определен условным графическим обозначением, описанием в виде таблицы истинности и в булевых термах (табл. 9.2). Таблица 9.2 Условное Булево выражение Логический графическое логической функции элемент обозначение

Буфер

НЕ

Х

Х

Х1 И

Х2 Х1

ИЛИ - НЕ

Исключающе е ИЛИ Исключающе е ИЛИ - НЕ

Х

Х2 Х1 Х2 Х1 Х2

X=X

F

Х1 ⋅ Х 2 = F

F

X1 ⋅ X 2 = F

F

X1 + X 2 = F

F

X1 + X 2 = F

F

X1 ⊕ X 2 = F

F

X1 ⊕ X 2 = F

Х2 Х1

ИЛИ

Х=Х

Х2 Х1

И - НЕ

Х

В табл.9.2 знаком «⋅» обозначена конъюнкция, а знаком «+» – дизъюнкция.

107

Таблица истинности (сводная табл. 9.1) отражает все возможные комбинации сигналов на входах и соответствующие сигналы на выходах логических элементов. Логический элемент И-НЕ имеет универсальный характер в том смысле, что на его основе можно реализовать все другие логические элементы и более сложные логические устройства. НЕ

НЕ

= И

И

=

ИЛИ

ИЛИ

=

ИЛИ

ИЛИ

- НЕ

- НЕ

=

Искл. Искл.

ИЛИ

=

Рис. 9.1

ИЛИ

108

9.2.2 Синтез комбинационных схем Этапы синтеза. Синтез комбинационных схем (КС) выполняется в несколько этапов, важнейшими из которых являются следующие: 1) формализация условий на проектирование устройства, выполняющего требуемые функции; 2) получение математической модели устройства; 3) разработка функциональной схемы устройства; 4) разработка принципиальной схемы устройства. Основной задачей, решаемой на 1-м этапе, является выбор способа описания устройства. Описание может выполняться в аналитической, матричной формах, либо в виде таблицы состояний. На втором этапе необходимо получить математическую модель комбинационного устройства в виде системы булевых функций в минимальной нормальной дизъюнктивной (МНДФ), либо в минимальной нормальной конъюнктивной (МНКФ) формах. На третьем этапе осуществляется выбор функционально полного набора логических элементов, выбор базиса представления логических функций и минимизация модели устройства в этом базисе, составление функциональной схемы и ее анализ, коррекция функциональной схемы по результатам анализа. На завершающем этапе выбирается тип физических элементов, реализующих функциональную схему, составляется принципиальная схема, проводится ее анализ и затем коррекция схемы по результатам анализа. Математическое описание комбинационной схемы (КС). Математическое описание КС может быть получено в аналитической форме в виде булевых функций. При этом исходная информация, определяющая условия функционирования устройства, может задаваться в виде таблиц истинности, с помощью карт Карно и т.д. Так например, для КС с тремя входами X, У, Z и с одним выходом F таблица истинности может иметь вид табл. 9.3. Найти алгебраическое выражение функции, заданной таблицей истинности, можно следующим образом. 1. Алгебраическое выражение в ДСНФ находится по условиям ее истинности (по «1») и записывается в виде дизъюнкции элементарных конъюнкций входных переменных, соответствующих каждой единице функции, взятой из таблицы истинности. При этом под элементарной конъюнкцией понимается логическое произведение переменных, взятых со знаком инверсии, если значение переменной в таблице истинности равно нулю, и без знака инверсии, если значение переменной равно единице. Табл. 9.3 соответствует ДСНФ логической функции:

F(1) = X ⋅ Y ⋅ Z + X ⋅ Y ⋅ Z + X ⋅ Y ⋅ Z + X ⋅ Y ⋅ Z + X ⋅ Y ⋅ Z .

(9.1)

109

2. Алгебраическое выражение функции в КСНФ находится по условию ее ложности и записывается в виде конъюнкции элементарных дизъюнкций, соответствующих каждому нулю функции F, взятому из таблицы истинности. N -

Комбинация входных переменных X У Z

Таблица 9.3 Выходная функция F

0

0

0

0

1

1

0

0

1

0

2

0

1

0

1

3

0

1

1

1

4

1

0

0

1

5

1

0

1

0

6

1

1

0

0

7

1

1

1

1

Для рассмотренного выше примера КСНФ имеет вид: F(0) = (X + Y + Z) ⋅ (X + Y + Z) ⋅ (X + Y + Z) .

(9.2)

Получение МДНФ и МКНФ логических функций при помощи матриц булевых функций. Получаемые рассмотренным способом логические функции в ДСНФ и КСНФ в большинстве случаев не являются самыми простыми, и их физическая реализация не является оптимальной. Поэтому перед технической реализацией функции должны быть максимально упрощены, минимизированы, т.е. представлены в МДНФ или МКНФ. Минимизация исходных функций может быть выполнена аналитически непосредственным их упрощением на основе правил логики алгебры. Однако более эффективным методом минимизации, особенно при небольшом числе входных переменных, является метод, основанный на использовании матриц булевых функций (карты Карно). В основу матричного способа задания булевых функции положено представление множества комбинаций входных переменных на плоскости. Каждой комбинации аргументов соответствует определенная клетка матрицы, а значения функции вписываются в клетки матрицы. Карта Карно для булева выражения с тремя переменными, которое представлено в совершенной дизъюнктивной нормальной форме (в каждом минтерме содержатся прямое или инверсное значение всех переменных), показана на рис. 9.2, а. Имеются 8 возможных комбинаций переменных X1,

110

Х2 и Х3, которые представлены квадратами на карте. В них занесены 4 единицы, отображающие каждый из четырех членов исходного булева выражения. X1 ⋅X 2 ⋅ X 3 + X1 ⋅X 2 ⋅ X 3 + X1 ⋅ X 2 ⋅ X 3 + X1 ⋅ X 2 ⋅ X 3 = F

X1 X 2

X3

X3

1

1

X1 X 2

X1 X 2

(9.3)

X3 }

X 3}

1

1

X1 X 2

X1 X 2

1

X1 X 2 }

1

X1 X 2

1

X1 X 2 }

1

X1 ⋅ X 3 + X 1 ⋅ X 2 = F а

а)

б

б)

Рис. 9.2

Заполненная карта Карно повторена на рис. 9.2, б, где каждая группа из двух соседних единиц обведена контуром. Нижний контур содержит Х2 и ее инверсию, вследствие чего их можно опустить (опускаемые переменные помечены знаком «}»). После этого в составе нижнего контура сохраняются лишь X1 и инверсия Х3, которые дают член X1 ⋅ X 3 . В верхний контур входят Х3 и X 3, поэтому они опускаются, в результате чего остается только член X1 ⋅ X 2 . Булево выражение в ДНФ получается введением операции ИЛИ X1 ⋅ X 3 + X 1 ⋅ X 2 = F .

(9.4)

Упрощенное булево выражение описывается той же таблицей истинности, что и исходное. Чтобы построить матрицы булевых функций (МБФ) n переменных, необходимо выбрать способ кодирования клеток матрицы комбинациями входных переменных. Если n − четное число, то матрица вычерчивается в

111

форме квадрата, а если нечетное, то в форме прямоугольника с соотношением сторон 1:2. Процесс построения матрицы, как правило, осуществляется одновременно с кодированием ее участков значениями аргументов функции. Кодирование производится кодом Грея, т.е. двоичным кодом, каждая последующая комбинация которого отличается от предыдущей лишь значением одного элемента. По МБФ так же, как и по таблице истинности, можно записать ДСНФ и КСНФ логические функции. При этом элементарная конъюнкция, соответствующая квадрату с «1», записывается в виде комбинации областей переменных, на которых располагается квадрат. Элементарная дизъюнкция, соответствующая квадрату с «0», записывается как дизъюнкция переменных, взятых со знаком инверсии, на пересечении областей которых находится квадрат. Минимизация логических функций, получаемых по МБФ, осуществляется по следующим правилам. 1. Чтобы найти МДНФ функции, необходимо все единицы, стоящие в квадратах матрицы, охватить контурами и записать алгебраические выражения для них. 2. Алгебраическое выражение контура, охватывающего единицы, записывается в виде конъюнкции переменных, на площадях которых располагается контур. Если контур пересекает границу изменения значений переменной, то эта переменная в алгебраическое выражение контура не входит. 3. Чтобы алгебраическое выражение контура было наиболее простым, необходимо включить в контур как можно больше квадратов, содержащих единицы. 4. МДНФ функции записывается как дизъюнкция алгебраических выражений для отдельных контуров. По аналогичным правилам находится МКНФ функции. Однако контурами охватываются квадраты матрицы, содержание нули. Алгебраическое выражение для контуров, охватывающих нули, записывается как инверсия конъюнкции переменных, на площадях которых располагается контур. МКНФ записывается как конъюнкция алгебраических выражений этих контуров. Чтобы правильно выполнить минимизацию логической функции, контуры необходимо составлять по следующим правилам. 1. В контуры можно включать квадраты только с единицами или только с нулями. 2. В контур должно входить только 2 j квадратов, где j = 0,1,2... . 3. Контур должен располагаться симметрично относительно всех осей симметрии матрицы или лежать по одну сторону от каких-либо осей симметрии. 4. Контуры могут пересекаться, но не входить один в другой.

112

5. В контур можно включать только совокупность соседних квадратов, образующих прямоугольник или квадрат. Конструирование комбинационных логических схем. Комбинационные логические схемы могут быть сконструированы на основе булевых выражений. Допустим, что нам задано булево выражение в ДНФ: (9.5) X1 ⋅ X + X 2 ⋅ X = F . 2

3

Конструирование комбинационной схемы проводится в несколько шагов. Первый шаг: требуется выполнить логическую операцию ИЛИ над X1 ⋅ X 2 и X 2 ⋅X 3 (рис. 9.3). Эту функцию выполняет элемент 1. Второй шаг: необходимо выполнить операции И X1 ⋅ Х 2 и X 2 ⋅ Х 3 (элементы 2 и 3). Третий шаг: образовать инверсии входных величин X1 и Х2 (элементы 4 и 5).

X1

X1

X1 ⋅ X2

F

X2

X2 X2 ⋅X3

X3 Рис. 9.3

Заметим, что конструирование мы начали с выхода логической схемы и постепенно переходили к ее входам. 9.3 ТРИГГЕРЫ 9.3.1 Тактируемые триггеры

Триггеры - элементарные автоматы, содержащие элемент памяти (фиксатор) и схемы управления им. Элемент памяти обычно строится на двух

113

элементах типа И-НЕ либо ИЛИ-НЕ. На схему управления поступают входные сигналы (информационные, тактирующие, установочные) и сигналы обратной связи с выхода триггера. Состояние выхода триггера определяется элементом памяти – сигналом на его прямом выходе Q. Обычно триггер имеет прямой и инверсный выходы. Классификация триггеров может быть проведена по признакам логического функционирования и способу записи информации (рис. 9.4). ТРИГГЕРЫ по логическому функционированию

по способу записи информации

RS D Асинхронные

Тактируемые

T DV TV

Управляемые уровнем

Управляемые фронтом

1-тактные

JK Комбинированные

1-ступенчатые

2-ступенчатые

Многотактные

Рис. 9.4

По логическому функционированию различают триггеры типов RS, D, Т, DV, ТV, JК. Кроме того, используются комбинированные триггеры, в которых совмещаются одновременно несколько из указанных типов. Рассмотрим устройство одноступенчатых триггеров указанных типов. Триггер типа RS имеет два входа раздельной установки в нулевое и единичное состояния (рис. 9.5). Воздействие по входу S (set - установка) приводит триггер в единичное состояние, а воздействие по входу R (reset – сброс) – в нулевое. Замкнутые в кольцо логические элементы поддерживают неизменным установленное состояние выхода при отсутствии сигналов управления.

114

Триггер типа D (dеlау – задержка) принимает информацию по одному входу (рис. 9.6) и осуществляет задержку сигнала с помощью тактирования. Момент принятия информации триггером определяется тактовым сигналом С. При С=1, если D=1, то и Q=1. Триггер сохраняет информацию до прихода очередного тактового сигнала С. Триггер типа DV отличается наличием дополнительного входа V. Если V=1, то DV-триггер работает как D-триггер. Если же V=0, то триггер не воспринимает информацию.

S

Q

R

R

Q

S

Q

=

=

а)

а

Q б

б)

Рис. 9. 5

Триггер типа Т (счетный триггер) изменяет свое состояние на противоположное после каждого воздействия по входу Т. Иными словами, для его реализации на вход D-триггера надо подавать сигнал Q, который должен приниматься по разрешению на входе Т (рис. 9.7) Триггер типа ТV отличается от триггера типа Т наличием дополнительного разрешающего входа V.

D

Q

V

Q

C а

а)

б) б

Рис. 9.6

Триггер типа JK универсален, с раздельной установкой нулевого и единичного состояний (рис. 9.8). В отличие от триггера типа RS, в нем не запрещена одновременная подача сигналов на оба входа. В этом режиме триггер RS начинает рабо-

115

тать, как триггер типа Т относительно тактового входа С. Вход J при раздельном использовании входов играет роль входа установки в «1», а вход К – установки в «0». По способу восприятия тактовых сигналов триггеры делятся на управляемые уровнями и управляемые фронтами. Управление уровнями означает, что при одном уровне тактового сигнала триггер находится в определенном режиме (например, воспринимает входные сигналы), а при другом уровне переходит в иной режим (например, сохраняет неизменное состояние – хранит информацию).

Q

Q

= T

T

Рис. 9.7

При управлении фронтами разрешение на переключение триггера дается в момент перепада тактового сигнала. В другие моменты времени триггер не воспринимает входные сигналы (триггеры с динамическим управлением). Динамический вход может быть прямым или инверсным. В первом случае триггер реагирует на перепад тактового сигнала от 0 к 1, во втором – наоборот.

Q

J C

Q

K Рис. 9.8

Управляемые уровнем триггеры делятся на одноступенчатые и двухступенчатые. Двухступенчатые триггеры состоят из входного и выходного

116

каскадов и управляются таким образом, что переход в новое состояние происходит в обеих ступенях поочередно. В частности, в однотактном двухступенчатом триггере один из уровней тактового сигнала разрешает прием информации во входную ступень. Другой уровень тактового сигнала разрешает передачу нового состояния во вторую ступень. В схемах с последовательным соединением триггеров (счетчики, сдвигающие регистры), а также в помехозащищенных устройствах одноступенчатые триггеры не применяются. Так например, если построить сдвигающий регистр на одноступенчатых триггерах, то он окажется неработоспособным из-за «гонки сигналов» (лавинообразного переключения всех разрядов в одно и то же состояние). Двухступенчатые и особенно триггеры с динамическим управлением кардинально решают проблему «гонки сигналов» и помехозащищенности. В двухступенчатых триггерах противоречие между процессами сохранения старой и приема новой информации решаются введением второго запоминающего элемента (рис. 9.9). Новая информация сначала формируется только во входной ступени (триггер 1) при сохранении старого состояния в выходной ступени (триггер 2).

Q

S C R

Q Рис. 9.9

Когда новые состояния выработаны и старая информация уже не нужна, происходит перенос данных из входной ступени триггера в выходную. Однотактные двухступенчатые триггеры управляются одной тактовой последовательностью с «антисинхронным» тактированием ступеней, для которых прием информации разрешается поочередно. Эти триггеры называют также триггерами с внутренней задержкой или триггерами MS (master и slave – хозяин и раб). Если С=1 и S или R имеет единичное значение, то на входах одного из элементов И входной ступени произойдет совпадение единиц, и его выход примет нулевое значение, которое послужит сигналом установки входного триггера в новое состояние и одновременно блокирует элемен-

117

ты И выходной ступени, создавая на их входах единичные сигналы, не действующие на выходной триггер. Если С примет нулевой уровень, то на выходах элементов И входной ступени установятся единицы, и информация из первой ступени перенесется во вторую. Обладая внутренней задержкой, равной длительности тактового сигнала С, двухступенчатые триггеры надежно работают в структурах с обратными связями, в частности в режимах JК и Т. Помеха может воздействовать на триггер только на интервале длительности тактового сигнала. В триггерах с динамическим управлением записью информации ограничения на времена допустимых изменений информационных сигналов сведены к минимуму. В них без появления ошибок можно изменять информационные сигналы на входе при любом уровне тактового сигнала. Здесь тактовый сигнал активен лишь в окрестностях фронта. Широкое распространение получила «схема трех триггеров» (рис. 9.10). В схеме восприимчивость существует лишь короткое время после изменения тактового сигнала с нулевого уровня на единичный (прямое динамическое управление). Достигается это путем запоминания сигнала, существовавшего к моменту прихода фронта тактового сигнала. Так, в схеме по сравнению с простым тактируемым RS-триггером появляются элементы 1 и 4. В схеме образованы три простейших триггера на элементах И-НЕ.

S

Q C Q б)

R

а)

а

б Рис. 9.10

118

При С = 0 в выходном триггере создается режим хранения старого состояния. Входные сигналы не могут воздействовать на выходной триггер, поскольку выходы элементов 2 и 3 имеют единичные значения независимо от входных сигналов. При С = 1, если при этом имеется сигнал установки ( S=1 или R=1 на выходах элементов 1 или 4), то он запоминается на все время, пока С=1. Действительно, до прихода единичного значения С элементы 1 и 4 являлись инверторами для сигналовS и R и подавали на входы элементов 2 и 3 значения S и R. После изменения тактового сигнала (С=1) на входе одного из элементов (2 или 3) произойдет совпадение единиц, которое сформирует на его выходе нулевой сигнал. Этот сигнал установит выходной триггер в необходимое состояние и, кроме того, зафиксирует единицу на выходе того из элементов (1 или 4), который породил сигнал установки. Схема при этом становится нечувствительной к изменению данного информационного сигнала. Однако возможно влияние на выходной триггер со стороны второго входа, если на нем возникнет сигнал установки, так как совпадение единиц произойдет и на втором элементе. Требование одновременной установки в нулевое и единичное состояния противоречиво. Чтобы исключить такую ситуацию, в схему вводят еще две связи между элементами 2 и 3. Теперь нулевой сигнал на выходе элементов 2 и 3 будет выполнять три функции: 1) устанавливать выходной триггер в необходимое состояние; 2) обеспечивать запоминание сигнала установки, имевшегося к моменту перехода тактового сигнала С от 0 к 1; 3) блокировать возможность появления сигнала установки выходного триггера по второму входу. На рис. 9.10, б показано условное графическое обозначение комбинированного динамического триггера, выполняющего функции RS- и JKтриггеров. 9.4 РЕГИСТРЫ

Регистры – самые распространенные узлы ЭВМ. Они состоят из разрядных схем, число которых соответствует разрядности обрабатываемых слов. В каждом разряде имеются триггер и чаще всего логические элементы. Регистры выполняют ряд микроопераций над словами: • прием слова (установка в нулевое или единичное состояние, прием слова в прямом или обратном кодах); • выдача слов из регистра в прямом или обратном кодах; • выполнение поразрядных логических операций над несколькими словами;

119

• сдвиг слов в разрядной сетке влево или вправо на определенное число разрядов (сдвигающие регистры). Для выполнения перечисленных операций наиболее удобны регистры на триггерах типа D, RS, JK. Регистры классифицируются по способам приема и выдачи информации, количеству каналов передачи слов, тактирования. В параллельных регистрах прием и выдача слов производятся по всем разрядам одновременно, в них осуществляются также поразрядные операции над словами. В последовательных регистрах слова принимаются и выдаются разряд за разрядом, их называют сдвигающими, поскольку тактирующие сигналы перемещают слово в разрядной сетке. Последовательно-параллельные регистры имеют одновременно входы последовательного и параллельного приема (выдачи) слов и могут выполнять взаимные преобразования последовательных кодов в параллельные и наоборот. По количеству каналов передачи данных различают парафазные и однофазные регистры. По способу тактирования различают однотактные и многотактние регистры. Первые управляются одной последовательностью синхронизирующих сигналов, а вторые – несколькими. Параллельные регистры состоят из разрядных схем, не связанных между собой. На рис. 9.11, а показан параллельный регистр с однофазными входами, а на рис. 9.11, б – пример микросхемы четырехразрядного регистра.

a0

a0

a1

a1

a2

a2

a3

a3 R

C а

б) б

а) Рис. 9.11

120

Параллельный регистр с однофазными входами принимает слово за два такта: установка в «О» и запись информации. Перед записью новой информации необходимо привести все разряды регистра в исходное нулевое состояние. Это достигается подачей логической единицы на сбрасывающий вход R. Запись информации происходит по тактовому сигналу С. Регистр с внутренним парафазным входом имеет вдвое больше входных цепей и логических элементов, но принимает слово быстрее, всего за один такт (рис. 9.12). При парафазных входах каждый из триггеров будет установлен в необходимое состояние независимо от исходного. Для расширения функциональных возможностей параллельных регистров применяют входную и выходную логики. На рис. 9.13 показан разряд параллельного регистра с однофазным приемом разряда слова с двух направлений и парафазной выдачей разряда слова на два направления. Функционирование схемы понятно из рис. 9.13. Назначение входов: С1 – запись кода aj; С2 – запись кода bj; С3 – парафазная выдача в первый адрес 1; С4 – парафазная выдача во второй адрес 2.

a0

a0

a1

a0 a1 a1 a2

a2

a2 a3

a3

a3 C Рис. 9.12

a0 a1 a2 a3

121

Из логики функционирования схемы следует, что сигналы С1 и С2 должны быть парафазны для исключения одновременного приема с двух направлений. Сигналы С3 и С4 независимы друг от друга и принимают соответствующие значения в зависимости от порядка работы выходов. Последовательные (сдвигающие) регистры – это цепочка взаимосвязанных разрядных схем. На рис. 9.14 представлены структуры сдвигающих вправо регистров на различных типах триггеров.

Q

aj

1 1

Q

bj

Q Q

Q

С1

2

2

Q

С2 С3

С4 Рис. 9.13

Схема на триггерах типа D экономична по числу связей. Парафазные связи в схемах на триггерах RS и JК могут обеспечить более высокую помехоустойчивость регистра. Если внешний вход однофазный, то при помощи инвертора образуют парафазный вход. В сдвигающем регистре нельзя применять простые тактируемые триггеры, управляемые уровнем, поскольку пока действует сигнал «сдвиг», передача данных из разряда в разряд будет проходить безостановочно. При использовании двухступенчатых триггеров положительный полутакт сигнала Uс позволяет входным ступеням триггеров принять информацию от соседних триггеров, но далее процесс не распространяется. При смене положительного полутакта Uс на нулевой новая информация появится в выходных ступенях, но далее не пройдет, так как прием информации входными ступенями заблокирован, и произойдет сдвиг слова на один разряд.

122

На рис. 9.14, в представлены временные диаграммы процессов в трех разрядах сдвигающего регистра. Единичный входной импульс UВХ по переднему фронту тактового импульса Uс записывается в выходную ступень первого триггера. Второй тактовый импульс осуществляет запись единичного входного импульса из первой ступени во вторую и т.д. Таким образом, с очередным тактовым импульсом информация продвигается на один разряд вправо.

Q1

U вх

Q2

Q3

Q4

Q3

Q4

Uc а

а)

Q1

U вх

Q2

U вх Uc

б 1

б) 2

3

4

5

6

7

8

Uc Uвх Q1 Q2 Q3 Q4

в

в)

t

Рис. 9.14

В структурах регистров с реверсивным сдвигом имеются связи триггеров с обоими соседними разрядами (левым и правым). По сигналам «влево» и «вправо» активизируются лишь одни из этих связей и блокируются другие (рис. 9.15). С триггеров берутся инверсные сигналы, так как вентили И-ИЛИ-НЕ обладают инвертирующими свойствами.

123

Вход и выход у сдвигающих регистров являются последовательными, но вместе с этим в схеме могут быть и параллельные входы и выходы. В этом случае регистры являются последовательно-параллельными и преобразуют последовательный код в параллельный путем приема последовательного кода и затем его параллельной выдачи, либо наоборот. Последовательный регистр сдвига, с работой которого мы познакомились, обладает двумя недостатками: он позволяет вводить только по одному биту информации на каждом тактовом импульсе и, кроме того, каждый раз при сдвиге информации в регистре вправо теряется крайний правый информационный бит. Вых.2 Влево

Вх.2

Вх.1 Вправо

Вых.1

Сдвиг Рис. 9.15

На рис. 9.16 показана схема, которая позволяет осуществлять одновременную параллельную загрузку 4 бит информации. A

Qa

B

C Qb

Qc

D Qd

Сброс

Рис. 9.16

Входы A, В, С, D в этом регистре являются информационными входами. Эту схему можно снабдить еще одной полезной характеристикой – возможностью кольцевого перемещения информации, когда данные с выхода устройства возвращаются на его вход и не теряются. Это может быть достигнуто введением обратной связи с выхода последнего триггера на вход D первого триггера (пунктирная линия). Благодаря этой цепи

124

обратной связи введенная в регистр информация будет циркулировать по регистру сдвига. Сигналом очистки регистра (установки его выходов в состояние 0000) является уровень логического нуля на входах R всех триггеров. Входы параллельной загрузки данных A, В, С, D связаны со входами S предварительной установки триггеров. Если на один из входов подать логический нуль, то на соответствующем выходе будет установлена логическая единица. Подача тактовых импульсов на входы С всех триггеров приводит к сдвигу информации в регистре вправо (кольцевое перемещение информации). Для поочередной работы на общую для нескольких регистров магистраль в режиме разделения времени их выходы часто содержат специальные элементы с тремя состояниями: «1», «0» и «отключено» (отключение от нагрузки). В состоянии «отключено» выход элемента не потребляет и не отдает тока в нагрузку. Если в каждый момент времени лишь один из подключенных к магистральной шине регистров активен, а все остальные отключены, то обеспечивается нормальный режим разделения времени. 9.5 ДВОИЧНЫЕ И ДВОИЧНО-КОДИРОВАННЫЕ СЧЕТЧИКИ

Специфической для счетчиков является микрооперация инкрементации, т.е. изменения содержимого на единицу. Кроме того, ими выполняются и такие микрооперации как установка в исходное состояние, хранение, выдача слов. Счетчики характеризуются, прежде всего, модулем счета (емкостью) М. После каждых М сигналов счетчик возвращается к началу цикла счета. По значению модуля счета различают двоичные (М=2n), двоичнокодированные (с произвольным модулем, но кодированием состояний двоичными кодами), счетчики с одинарным кодированием и др. По направлению счета делятся на суммирующие (прямого счета), вычитающие (обратного счета) и реверсивные. По способу организации межразрядных связей различают счетчики с последовательным, параллельным и комбинированным переносами. Основными режимами работы счетчиков являются регистрация числа поступивших сигналов и деление частоты. Структуры двоичных счетчиков можно получить, рассмотрев особенности последовательности двоичных чисел. Рассмотрим последовательность двоичных чисел от 0 до 7 в возрастающем порядке (табл. 9.4). Из таблицы видно, что триггер младшего разряда а0 переключается от каждого входного сигнала ( 0 и 1 чередуется). В столбце следующего разряда 0 и 1 чередуются парами, затем четверками и т.д. Частота переключений каждого последующего триггера уменьшается вдвое по сравнению с частотой переключения предыдущего. Следователь-

125

но, счетчик можно построить как цепочку последовательно включенных счетных триггеров, каждый из которых обладает свойством деления частоты на 2. Это утверждение справедливо как для суммирующего, так и для вычитающего счетчиков. Таблица 9.4 Обратный счет

Прямой счет а2

а1

а0

Nдес

а2

а1

а0

Nдес

0

0

0

0

1

1

1

7

0

0

1

1

1

1

0

6

0

1

0

2

1

0

1

5

0

1

1

3

1

0

0

4

1

0

0

4

0

1

1

3

1

0

1

5

0

1

0

2

1

1

0

6

0

0

1

1

1

1

1

7

0

0

0

0

Для установления вида связей между триггерами для той или иной схемы снова обратимся к таблице. Из таблицы прямого счета видно, что соседний старший разряд изменяет состояние при переходе соседнего младшего разряда из 1 в 0, значит, суммирующий счетчик может представлять собой цепочку из триггеров с инверсным динамическим управлением (рис.9.17). a0

a1

a2

U вх Рис. 9.17

Для построения двоичных счетчиков пригодны двухступенчатые и динамические D- и JK-триггеры, на основе которых выполняются счетные Т-триггеры. Если перенести точку съема сигналов с прямых выходов триггеров на инверсные, то получим эквивалент на счетных триггерах с прямым динамическим управлением.

126

На рис. 9.18 показаны диаграммы изменения во времени входного и выходных сигналов счетчика. t U вх a0

t

a1

t

a2

t

Рис. 9.18

Согласно таблице обратного счета, последующие разряды изменяют состояние при переходе предыдущего разряда с 0 на 1. Поэтому схема вычитающего счетчика представляет собой цепочку из счетных триггеров с прямым динамическим управлением (рис. 9.19). Другой вариант вычитающего счетчика получают, используя инверсные выходы и триггеры с инверсным динамическим управлением. a1

a0

a2

U вх

Рис. 9.19

На рис. 9.20 приведены диаграммы вычитающего трехразрядного счетчика. Предполагается, что счет осуществляется с момента времени, когда вычитающий счетчик имеет единичное состояние по всем разрядам.

Uвх

t

a0

t

a1

t

a2

t Рис. 9.20

127

Двоичные счетчики прямого и обратного счета могут быть выполнены также на JK-триггерах (рис. 9.21, а, б), если их перевести в режим счетных триггеров подачей сигналов уровня логической единицы одновременно на входы J и K. a0 a1 a2 U вх Лог.1 a0

а)

a1

a2

U вх Лог.1 б) Рис. 9.21

Рассмотренные ранее счетчики называются последовательными. Параллельные счетчики (синхронные, с параллельным переносом) имеют максимальное быстродействие, поскольку в них все разряды переключаются одновременно. Рассмотрим пример: 110111 + 1 111000 Наблюдение за процессом прибавления 1 к двоичному числу показывает, что результат от исходного числа отличается только в младших разрядах. Изменение состоит в инвертировании состояний младших разрядов. Параллельный счетчик содержит разрядные триггеры с конъюнкторами, анализирующими состояние предыдущих разрядов (рис. 9.22). a0 a1 a2

Лог.1 U вх Рис. 9.22

128

На рис. 9.23 показаны диаграммы сигналов параллельного счетчика. U вх

t

a0

t

a1

t

a2

t Рис. 9.23

При поступлении входного сигнала переключаются только те триггеры, для которых все предыдущие были в единичном состоянии, что и требуется согласно примеру. Трудности реализации многоразрядных параллельных счетчиков связаны с ростом числа входов у конъюнкторов по мере увеличения разрядности счетчика и ростом нагрузки на выходы триггеров. В связи с этими ограничениями широкое распространение получили счетчики с групповой структурой (с комбинированным переносом), в которых счетчик разбивается на группы, внутри которых реализуется какой-либо вид переноса, а между группами осуществляется межгрупповой перенос (рис. 9.24). Разрядность групп может быть снижена до пределов, в которых можно организовать параллельный перенос. р

U вх

р

a 0 a1 a 2

a3 a4 a5

Синхронный

Синхронный

счетчик

счетчик Рис. 9.24

Реверсивные счетчики наиболее часто реализуются переключением межразрядных связей. Счетчики прямого и обратного счета различаются лишь точкой съема сигнала, подаваемого с предыдущего разряда на последующий.

129

Если управляющий сигнал перестраивает межразрядные связи, перенося точку съема сигнала с одного выхода триггера на другой, то реализуется схема реверсивного счетчика (рис. 9.25).

Рис. 9.25

На рис. 9.26 показаны диаграммы сигналов реверсивного счетчика в различных точках схемы. На диаграммах момент переключения с прямого счета на обратный обозначен через tп. В момент переключения содержимое счетчика составляло в десятичном эквиваленте 3 (нижняя строка). Как видно из диаграмм, до этого момента счетчик работал в режиме прямого счета, а после – в режиме обратного счета. 1 2

t t

3 4

t

5 6

t

0

t t 1

2

3

0

1 2

3

2

1

0

3

2 1

0

tп Рис. 9.26

В некоторых случаях требуется, чтобы коэффициент пересчета был равен не 2n, а другому числу. Построение таких схем возможно при использовании обратной связи. Обратная связь посылает дополнительные им-

130

пульсы с какого-либо старшего разряда счетчика на младший, т.е. вводит иную закономерность в подсчете импульсов (рис. 9.27).

UR

Uвх

a0

a1

a2

Лог.1

Рис. 9.27

Отношение числа импульсов NC на входе счетчика к числу импульсов NQ на выходе старшего разряда за время цикла работы счетчика называют коэффициентом пересчета KСЧ. Если на вход счетчика подавать периодическую последовательность импульсов определенной частоты, то на выходе счетчика частота импульсов старшего разряда будет в KСЧ раз меньше. Поэтому счетчики называют делителями частоты, а KСЧ – коэффициентом деления. Для построения счетчика с KСЧ=5 необходимо, чтобы после пятого состояния счетчика во время счета импульсов (0, 1, 2, 3, 4) он переходил не к числу 5, а к числу 0. В двоичном коде это означает, что от числа 100 необходимо перейти к числу 000, а не к 101. Изменение естественного порядка счета обеспечивается введением дополнительных связей между триггерами через двухвходовый элемент И (рис. 9.27). При счете от 0 до 4 суммирующий счетчик работает в обычном порядке. Счет происходит по отрицательному фронту импульсов Uвх на счетном входе. Как только счетчик попадает в нерабочее состояние (в нашем случае 101), на выходах первого и третьего триггеров устанавливаются сигналы единичного уровня. Эти сигналы поступают на входы схемы И. На выходе схемы И формируется короткий сигнал единичного уровня, который по сбрасывающим входам R-триггеров установит счетчик в нулевое состояние. Новый цикл счета начнется с приходом очередного импульса на счетный вход. Процессы, протекающие в счетчике, поясняют диаграммы рис. 9.28. Из диаграмм видно, что процесс сброса счетчика занимает конечное время, поэтому непосредственно перед сбросом счетчика на выходе первого триггера появляются короткие импульсы. Данный выход нельзя использовать в качестве источника тактовых импульсов для других устройств.

131

U вх t

UR

t

a0

t

a1

t

a2

t Рис. 9.28

Широкое распространение получили десятичные счетчики, работающие с КСЧ=10 в двоично-десятичном коде (двоичный – по коду счета, а десятичный – по числу состояний) Своеобразным является счетчик (регистр) Джонсона (рис. 9.29, а), широко применяемый для построения распределителей тактовых импульсов. Собственно счетчик Джонсона представляет собой сдвигающий регистр на D-триггерах. a0 a2 a1

a0

a1

U вх а

a2

а)

U вх

t

a0

t

a1

t Рис. 5.14. Трехразрядный счетчик Джонсона:

a2

t

a0

t

a1

t

a2

t

б

б) Рис. 9.29

132

Если на всех прямых выходах регистра установлены нули, то на инверсном выходе старшего разряда регистра установится логическая единица. Каждым очередным тактовым импульсом Uвх эта единица будет сдвигаться в соседний старший разряд, а в младший разряд a0 будет вновь записываться единица с инверсного выхода третьего триггера (рис. 9.29, а). Этот процесс будет продолжаться до тех пор, пока на прямом выходе третьего триггера не появится единица. Тогда на инверсном выходе третьего триггера установится логический нуль и в течение последующих трех тактов в младший разряд будет записываться нуль, а единицы остальных разрядов будут сдвигаться вправо по разрядам до тех пор, пока в старшем разряде на прямом выходе не появится нуль. Далее цикл повторяется. Таблица 9.5 № имп. Uвх

a2

a1

a0

0 1 2 3 4 5 6

0 0 0 1 1 1 0

0 0 1 1 1 0 0

0 1 1 1 0 0 0

а)

а

б

a0

a1

a1

a0

a1

a2

a2

a1

a0

a0

a2

б)

a2

U вх

t

1

t

2

t

3

t

4

t

5 6

t

в

t

в) Рис. 9.30

133

Таблица состояний трехразрядного счетчика Джонсона приведена на рис. 9.30, а (табл. 9.5). Для построения распределителя тактовых импульсов необходим преобразователь кода счетчика Джонсона в код «1 из N», где N – число выходов распределителя тактовых импульсов (в нашем случае N=6). Такой преобразователь кода можно выполнить на трехвходовых логических элементах И-НЕ (рис. 9.30, б). Как следует из рассмотрения диаграмм выходных сигналов счетчика Джонсона (рис. 9.30, б), сдвигающиеся вправо на один такт импульсы (рис. 9.30, в) можно сформировать, если на элементы И-НЕ подавать выходные сигналы счетчика Джонсона в сочетаниях, показанных на рис. 9.30, б. На диаграммах цифрами 1…6 обозначены выходные сигналы соответствующих этим цифрам логических элементов. Для устранения перекрытия выходных сигналов распределителя тактовых импульсов в преобразователе кода применены так называемые «косые связи», блокирующие одновременное появление выходных импульсов на двух соседних выходах распределителя. 9.6 МУЛЬТИПЛЕКСОРЫ. ДЕМУЛЬТИПЛЕКСОРЫ. ДЕШИФРАТОРЫ 9.6.1 Мультиплексоры

Использование мультиплексоров состоит в управляемой передаче данных от нескольких входных каналов в один выходной канал. Иными словами, мультиплексор можно рассматривать как управляемый двоичным кодом бесконтактный переключатель с несколькими входами и одним выходом. Мультиплексор «4–1», выполненный на элементах И-НЕ, показан на рис. 9.31. Входные линии с сигналами XО, X1. X2, XЗ подключены к одному из входов трехвходовых конъюнкторов. Выходной четырехвходовый конъюнктор, имеющий инверсии на входе и выходе, представляет собой эквивалент схемы ИЛИ, собирающей входные сигналы в один выходной сигнал F. Сигнал F может принимать значение любого из входных сигналов в зависимости от того, какой из четырех входных конъюнкторов будет открыт для этого сигнала. Для управления входными конъюнкторами служат двоичный код адреса (номера) линии Y1 YО и его инверсия. Для прохождения входного сигнала на выход мультиплексора необходимо, чтобы на двух остальных входах соответствующего входного конъюнктора произошло совпадение двух единиц. Как видно из табл. 9.6, при нулевом адресе (Y1=0, Y0=0) единичное значение принимает инверсия этих

134

разрядов адреса, и первый конъюнктор пропустит входной сигнал XО на выход мультиплексора. Остальные входные конъюнкторы при этом будут закрыты. При ином значении кода адреса откроется другой конъюнктор.

Рис. 9.31

Мультиплексор выполнен так, что управляющий код пропускает на выход входной сигнал Xj, индекс которого соответствует численно значению кода в десятичном эквиваленте. Если необходим мультиплексор «N→1», а имеются интегральные микросхемы с числом входов Ni, то потребуется N/Ni интегральных микросхем. Для каждой микросхемы разрядность управляющего кода будет ni=lоgNi, а для всей системы n=1оgN. Число разрядов (n-ni) используется для организации поочередной передачи выходных сигналов отдельных микросхем на общий выходной канал мультиплексора. № входного адреса 0 1 2 3

Таблица 9.6 Двоичный код Инверсия кода адреса двоичного адреса Y1 Y0 Y0 Y1 0 0 0 0 0 1 1 0 1 0 0 1 1 1 0 0

135

Схема наращивания разрядности мультиплексора до 16 приведена на рис. 9.32. Схема выполнена на двух мультиплексорах «8→1» MUX1, MUX2 и одном сдвоенном мультиплексоре «4→1» MUX3, в котором используются только два входа из четырех. Выводы D0 – D7, C0 – C3 являются входами мультиплексоров, Y – выходом мультиплексоров, A, B, C – адресными входами (A – младший разряд), G – разрешающим входом. Пусть управляющий код Y4 YЗ Y2 Y1 YО будет равен 0 1 1 1 1. На выходах Y мультиплексоров первого яруса MUX1 и MUX2 появятся сигналы с их информационных входов D7 с индексом 7 по нумерации на микросхеме (Y2 Y1 YО = 1 1 1, что в десятичном эквиваленте составляет 7).

Рис. 9.32

На выходной мультиплексор MUX3 подается управляющий код Y4 YЗ = 0 1, что соответствует 1 в десятичной системе, и на выход F попадает сигнал X15 выходного мультиплексора (т.е. выход второго мультиплексора D7, индекс которого равен 15 согласно общей нумерации). Заметим, что 15 соответствует общему управляющему коду 0 1 1 1 1.

136

9.6.2 Демультиплексоры. Дешифраторы и шифраторы

При передачах данных по общему каналу с разделением во времени нужны устройства, распределяющие данные из одного канала между несколькими приемниками информации. Эта задача реализуется демультиплексорами (рис. 9.33, а, б).

а

б

а)

б)

Рис. 9.33

Организация управляющего кода уn...у0 у демультиплексоров такая же, как и у мультиплексоров. Входная линия с информационным сигналом Х общая для всех конъюнкторов демультиплексора. Если убрать входную линию, либо придать значение Х=1, демультиплексор превращается в дешифратор основного типа. Дешифратор основного типа представляет собой комбинационную схему с n входами и 2n выходами. Каждая выходная линия однозначно соответствует одной из возможных комбинаций входных сигналов. Для данной входной комбинации сигнал соответствующей выходной линии принимает определенное значение, например логическую единицу, отличное от значений на всех других выходных линиях. Другими словами, функция, описывающая значение на каждой выходной линии дешифратора, представляет собой один минтерм от n входных переменных (или его дополнение). Логическая схема двухразрядного дешифратора приведена на рис. 9.34, а, а микросхема трехразрядного дешифратора «1 из 8» – на рис. 9.34, б. Входной код y2 y1 y0 поступает на входы C, B, A. Разрешение

137

на работу дешифратора осуществляется сигналом G1. Нулевой уровень на одном из выходов дешифратора соответствует его активному состоянию. Дешифраторы широко применяются в запоминающих устройствах в качестве дешифраторов адреса, а также в других устройствах цифровой техники.

б) а) Рис. 9.34

б а На рис. 9.35 показаны диаграммы входных и выходных сигналов двухразрядного дешифратора, принципиальная схема которого соответствует логической схеме, представленной на рис. 9.34,а. 00

01

10

11

Y0 Y1

F0 F1 F2 F3 Рис. 9.35

11

10

01

00

138

В верхней строке рис. 9.35 приведены значения входного двухразрядного двоичного числа на каждом интервале времени. Как видно из диаграмм, активный уровень логической единицы принимает тот выход дешифратора, номер которого соответствует значению входного кода Y1 Y0 в десятичном эквиваленте. Кроме рассмотренного дешифратора основного типа, разработаны дешифраторы-формирователи, преобразующие двоично-десятичный код в семисегментный. Дешифратор-формирователь имеет семь выходов, которые могут быть активными в любых сочетаниях. Воздействуя на семь световых сегментов шаблона, выходные сигналы обеспечивают изображение любого одноразрядного десятичного числа. Цифровое устройство, переводящее в двоичный код десятичные числа, поступающие с клавиатуры, называется шифратором 8421. Таблица истинности для шифратора (табл. 9.7) приведена ниже. Входы 1 2 3 4 5 6 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 × 1 0 0 0 × × 1 0 0 × × × 1 0 × × × × 1 × × × × × × × × × × × × × × × × × × × × × × × Примечание: × - нерабочие входы

7 0 0 0 0 0 0 0 1 × ×

8 0 0 0 0 0 0 0 0 1 ×

9 0 0 0 0 0 0 0 0 0 1

D 0 0 0 0 0 0 0 0 1 1

Таблица 9.7 Выходы C B A 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1

Логическая схема шифратора показана на рис. 9.36, а. Кнопочные переключатели [1] – [9] имитируют кнопки клавиатуры. Замыкание переключателя, например с номером 5, должно привести к формированию на выходах шифратора кода D C B A = 0 1 0 1. Как следует из таблицы истинности шифратора, старший разряд выходного кода D должен быть подключен к переключателям [8] и [9] (порядок подключения указан стрелками на табл. 9.7), разряд С – к переключателям [4], [5], [6] и [7], разряд B – к переключателям [2], [3], [6] и [7], разряд A – к переключателям [1], [3], [5], [7] и [9].

139

Рассмотренный шифратор называют шифратором приоритетов 10-4. Поскольку возможно нажатие сразу нескольких клавиш, в шифраторах используется принцип приоритета старшего разряда, т.е. при нажатии клавиш [9], [7] и [1] на выходе шифратора будет сформирован код 1001, соответствующий цифре 9.

б б)

а

в

а)

в)

Рис. 9.36

На рис. 9.36, б приведена микросхема шифратора приоритетов 10-4. Назначение выводов микросхемы 741147: 1...9 – входы; A, B, C, D – выходы; VCC – «+5 В»; GND – «земля».

140

На рис.9.36, в приведена микросхема шифратора приоритетов 8-3. Назначение выводов микросхемы 74148: 0...7 – входы; A0, A1, A2 – выходы; Е1 – вход разрешения; Е0, GS – выходы для каскадирования шифраторов. 9.6.3 Синтез комбинационных схем на мультиплексорах

На рис. 9.32 в первом ярусе каскадной схемы изображены два мультиплексора 8→1 с инверсным входом разрешения G, прямым Y и инверсным W выходами. Каждый из мультиплексоров описывается характеристическим уравнением Y = G⋅(C ⋅ B ⋅ A ⋅ D0 + C ⋅ B ⋅ A ⋅ D1 + C ⋅ B ⋅ A ⋅ D2 + C ⋅ B ⋅ A ⋅ D3 +

+ C ⋅ B ⋅ A ⋅ D4 + C ⋅ B ⋅ A ⋅ D5 + C ⋅ B ⋅ A ⋅ D6 + C ⋅ B ⋅ A ⋅ D7).

(9.6)

Уравнение (9.6) следует из таблицы истинности мультиплексора (табл. 9.8). Таблица 9.8 Входы Выход G C B A D0 D1 D2 D3 D4 D5 D6 D7 F 1 0 × × × × × × × × × × × 0 0 0 0 D0 D0 × × × × × × × 0 0 0 1 D1 D1 × × × × × × × 0 0 1 0 D2 D2 × × × × × × × 0 0 1 1 D3 D3 × × × × × × × 0 1 0 0 D4 D4 × × × × × × × 0 1 0 1 D5 D5 × × × × × × × 0 1 1 0 D6 D6 × × × × × × × 0 1 1 1 D7 D7 × × × × × × × Примечание: × - безразличное состояние. Анализ уравнения (9.6) показывает, что на мультиплексоре можно реализовать логические функции при соответствующих значениях логических переменных. Покажем это на конкретном примере. Пусть требуется реализовать на мультиплексоре логическую функцию F = C ⋅ B ⋅ A + C ⋅ B ⋅ A + C ⋅ B ⋅ A + C ⋅ B ⋅ A + C ⋅ B ⋅ A.

(9.7)

Эта функция соответствует трем логическим переменным, имеющим 8 комбинаций значений, поэтому ее можно реализовать на мультиплексоре 8→1. Для наглядности составим таблицу истинности (табл. 9.9) комбинационного устройства, соответствующего уравнению (9.7).

141

Таблица 9.9 Входы D0 D1 D2 D3 D4 D5 D6 D7

C 0 0 0 0 1 1 1 1

B 0 0 1 0 0 0 1 1

A 0 1 0 1 0 1 0 1

F 0 1 1 0 1 1 0 1

На рис. 9.37 приведена схема включения мультиплексора, реализующего заданную функцию.

Лог.1

Лог. 0 Рис. 9.37

Согласно табл. 9.9, на входы мультиплексора, адреса которых соответствуют комбинациям значений входных переменных А, В и С, необходимо подать сигналы со значениями, равными значению функции для данной комбинаций переменных. С этой целью входы D1, D2, D4, D5, D7 подключены к источнику питания с напряжением уровня логической единицы, а входы D0, D3, и D6 заземлены. В общем случае при наличии разрешающего сигнала уравнение (9.6) принимает вид:

F = Y = C ⋅ B ⋅ A ⋅ D0 + C ⋅ B ⋅ A ⋅ D1 + C ⋅ B ⋅ A ⋅ D2 + C ⋅ B ⋅ A ⋅ D3 + + C ⋅ B ⋅ A ⋅ D4 + C ⋅ B ⋅ A ⋅ D5 + C ⋅ B ⋅ A ⋅ D6 + C ⋅ B ⋅ A ⋅ D7.

(9.8)

142

При Di = 1 функция (9.8) превращается в ДНФ-функцию «логическая константа 1», т.е. 7 ~ ~ ~ F = \ / C ⋅ B ⋅ A, i =0

(9.9)

где знак «∼» означает, что переменная может иметь как прямое, так и инверсное значение, а знак \/ - знак конъюнкции. Каждый член логической функции (9.9) – конституента булевых функций трех переменных. Если Di = 0, то соответствующая конституента будет отсутствовать. Для инверсного выхода мультиплексора можно записать: 7 ~ ~ ~ F = \ / C ⋅ B ⋅ A.

(9.10)

i =0

Приведенные соотношения (9.9) и (9.10) определяют следующий порядок синтеза комбинационных логических устройств на мультиплексорах. 1. Найти ДСНФ реализуемой функции или задать ее в матричной форме. 2. Определить подмножество i номеров конституент ДСНФ реализуемой функции. 3. Осуществить коммутацию соответствующих информационных входов к шинам «логический 0» и «логическая 1». 9.7 СУММАТОРЫ

Арифметические сумматоры составляют основу арифметико-логических устройств (АЛУ) микропроцессоров. Они применяются также для формирования физического адреса ячеек памяти в микропроцессорах с сегментной организацией памяти. Сумматоры – устройства, осуществляющие основную арифметическую операцию – суммирование чисел в двоичном коде. Простейший случай – суммирование двух одноразрядных чисел: 0+0=0, 1+0=1, 0+1=1, 1+1=10. В последнем случае выходное число 10 оказалось двоичным двухразрядным. Появившаяся в старшем разряде суммы единица называется единицей переноса. Таблица состояний (табл. 9.10) соответствует суммированию в младшем разряде единиц. Нетрудно видеть, что схема суммирования в разряде единиц в соответствии с таблицей состояний может быть реализована на элементах «исключающее ИЛИ» и «И» (рис. 9.38, а). Схема «исключающее ИЛИ» соответствует результату суммы S, а схема «И» – результату переноса единицы С0 в старший разряд. Такая схема называется полусумматором. Полный сумматор должен иметь вход для приема сигнала переноса С1. Схема полного сумматора двух одноразрядных слов показана на рис. 9.39, а, а таблица его состояний представлена таблицей 9.11.

143

Слагаемое А В 0 0 1 1

а

0 1 0 1

Таблица 9.10 Результат Сумма S Перенос С0 0 0 1 0 1 0 0 1

б

а)

б)

Рис. 9.38

Одноразрядный полный сумматор можно представить в виде двух полусумматоров и элемента ИЛИ, на выходе которого формируется сигнал переноса полного сумматора. Полные сумматоры применяются для построения многоразрядных параллельных и последовательных сумматоров.

Слагаемое C1 А В 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

Таблица 9.11 Результат Сумма Перенос S С0 0 1 1 0 1 0 0 1

0 0 0 1 0 1 1 1

144

Булевы выражения для полного сумматора: S = A ⊕ B ⊕ C1; C0 = A ⋅ B + C1 ⋅ (A ⊕ B) .

(9.11)

Полные сумматоры многоразрядных чисел составляются из одноразрядных и могут складывать многоразрядные числа двумя способами: параллельным и последовательным.

а

б

а)

б)

Рис. 9.39

На рис. 9.40 показана структура 4-разрядного параллельного сумматора. Два 4-разрядных числа А и В суммируются поразрядно: разряд АО с разрядом ВО, разряд А1 с В1 и т.д. В каждом элементарном сумматоре получаются парциальные суммы S0...S3 и сигналы внутреннего переноса С0, которые последовательно поступают на вход переноса С1 более старшего разряда сумматора. Пятый выходной провод содержит сигнал переноса С0, который образует пятый разряд.

Рис. 9.40

Данное устройство может быть любой длины, однако суммирование будет закончено лишь тогда, когда истечет время распространения сиг-

145

налов переноса С0 через всю цепочку одноразрядных сумматоров. Большое время распространения сигнала ограничивает применение параллельных сумматоров. Параллельные безрегистровые сумматоры обеспечивают наибольшую скорость суммирования, если снабжены схемой ускоренного переноса СУП. В результате действия СУП разряд С0 появляется на выходе одновременно с разрядами суммы S. Для фиксации данных на входах и выходах сумматоров обычно используют различные дополнительные регистры. В вычислительной технике применение принципа универсальности узлов позволяет упростить вычислительное устройство в целом, повысить его надежность и технологичность. С этой целью сумматору можно придать свойство универсальности, применив его и для вычитания двоичных чисел, если их представить в форме дополнения до 2. Метод представления чисел в форме дополнения до 2, или в дополнительном коде, широко используется в микропроцессорах. До сих пор мы считали все числа положительными. Однако микропроцессоры должны обрабатывать и отрицательные числа. Используя дополнительный код числа, можно задать как знак числа, так и его абсолютную величину. Для простоты будем считать, что в нашем распоряжении имеется 4-разрядный процессор, который обрабатывает данные группами по 4 бита в каждой. Самый старший разряд 4-разрядной двоичной комбинации отводится под знак числа. Нуль в знаковом разряде соответствует положительному числу, единица – отрицательному. В табл. 9.12 представлен 4-разрядный дополнительный код всех чисел от +7 до –8. Для положительных чисел дополнительный код и обычное двоичное представление числа совпадают. Десятичное число со знаком +7 +6 +5 +4 +3 +2 +1 0

4-разрядный дополнительный код 0111 0110 0101 0100 0011 0010 0001 0000

Таблица 9.12 Десятичное 4-разрядный число дополнительный со знаком код -1 1111 -2 1110 -3 1101 -4 1100 -5 1011 -6 1010 -7 1001 -8 1000

146

Чтобы получить дополнительный код отрицательного числа, необходимо сначала сформировать дополнение этого числа до 1 (проинвертировать) и затем прибавить 1. Приведем пример получения дополнительного кода отрицательного числа -5. 1. Десятичное число 5 преобразуется к его двоичному эквиваленту – 0101. 2. Находится дополнение полученного двоичного числа до 1 путем замены всех единиц на нули и всех нулей на единицы. В результате 0101 превращается в 1010. 3. К полученному дополнению до 1 прибавляется 1 путем обычного двоичного сложения. В данном примере 1010+1=1011. Результат 1011 и есть дополнительный код числа -5. Чтобы перейти от дополнительного кода к двоичному числу, по которому можно восстановить исходное десятичное число, необходимо обратное преобразование выполнить следующим образом. 1. Образуется дополнение до 1 для исходного дополнительного кода путем замены всех нулей на единицы и всех единиц на нули. В нашем примере 1011 преобразуется в 0100. 2. К полученному результату прибавляется 1 путем обычного двоичного сложения. В нашем примере: 0100+1=0101. Поскольку в самом старшем разряде дополнительного кода числа стоит 1, то соответствующее десятичное число 5 следует воспринимать как отрицательное. Следует отметить, что в случае переполнения разрядной сетки при сложении двоичных чисел в дополнительном коде старший разряд отбрасывается. Например, складывая числа в дополнительном коде 1111 (десятичное число –1) и 1110 (десятичное число -2), получим число 11101. Самый старший разряд полученной 5-разрядной комбинации отбрасывается. В результате остается дополнительный код суммы 1101 (десятичное число -3). Представление чисел в дополнительном коде удобно использовать и при вычитании чисел со знаком. Пример: (+7)-(+3) =+4. Вычитаемое (в данном случае 3) представляется в дополнительном коде как отрицательное число 1101. Затем 0111 (десятичное число +7) прибавляется к 1101 и получаем 10100. Самый старший разряд этой 5-разрядной комбинации отбрасывается. В результате остается дополнительный код разности (0100), т.е. код десятичного числа +4. Несколько примеров на сложение и вычитание чисел в дополнительном коде: (+4) + (+3) +7

0100 +0011 0111

Дополнительный код суммы

147

(-1) + (-2) -3

1111 +1110 [1] 1 1 0 1

Дополнительный код суммы

Отбрасывается (+7)

0111

- (+3) +4

+1101 [1] 0 1 0 0

Дополнительный код разности

Отбрасывается Широкое использование метода представления чисел в дополнительном коде связано с простотой выполнения операций сложения и вычитания чисел со знаком в этом представлении. Для пояснения принципа работы вычитающего устройства рассмотрим еще один пример вычитания из числа А числа В при конкретных значениях чисел: A 1010

A

1010

-

+

B 0110 100

1001

B

инверсия В

10011 +

1

циклический перенос

100 Сначала двоичное вычитаемое В записывается в инверсном виде и затем складывается с уменьшаемым числом А. Далее последний перенос влево мы как бы продолжаем по круговой траектории и завершаем его в разряде единиц. Такой перенос называется циклическим. На рис.9.41 соответственно рассмотренному примеру приведена схема вычитателя на базе сумматора. Веса разрядов указаны над каждым из полных сумматоров. Инверсию числа В осуществляют инверторы на входах В сумматоров. На рис. 9.42 приведена схема универсального устройства, работающего как в режиме суммирования, так и в режиме вычитания в зависимости от значения управляющего сигнала. Режим задается по управляющему входу

148

Рис. 9.41

«Regim». Сигнал «1» на этом входе задает режим вычитания, а сигнал «0» – режим сложения. Логические элементы «исключающее ИЛИ» осуществляют инверсию сигналов, если на один из входов постоянно подать 1, а на другой – информационный сигнал. При логическом нуле на одном из входов элемент по другому входу сигналы не инвертирует (является повторителем). Логическая 1 на управляющем входе «Regim» «открывает» элемент 1 (схема И, замыкающая цепь циклического переноса), инвертирует сигнал В и «закрывает» элемент 2. Логический 0 разрывает цепь переноса, устраняет инверсию сигнала В и «открывает» элемент 2 (выход суммы S4 в пятом разряде).

Рис. 9.42

149

Последовательный двоичный сумматор (рис. 9.43) содержит три многоразрядных сдвигающих регистра: регистры слагаемых RGa, RGb и регистр суммы RGs (в общем случае эти регистры должны быть последовательно-параллельными).

Рис. 9.43

Суммируемые слова загружаются в регистры RGa и RGb. Со скоростью один такт – один разряд происходит суммирование, т.е. заполнение регистра суммы RGs. Сигнал переноса С0 в каждом такте подается на вход триггера D, осуществляющего его задержку на один такт. На втором тактовом импульсе складываются значения разряда двоек и перенос, поступающий на вход С1 от триггера-задержки. Предыдущая сумма S0 сдвигается вправо, а S1 вводится в регистр суммы и т.д. После n+1 тактовых импульсов в регистре будет число Sn S(n-1) ... S0, где Si, i=0...n – поразрядные суммы. Если необходимо, чтобы переменные числа В прибавлялись к постоянному числу A, то в регистре числа А надо организовать режим рециркуляции. Тогда с каждым тактовым импульсом слагаемое А поразрядно будет перезагружаться снова в этот же регистр по круговой траектории. Накапливающие сумматоры реализует функцию S:=S + А и состоят чаще всего из комбинационного сумматора и регистра (рис. 9.44). К содержимому сумматора, имеющего память (регистр), добавляется очередное слагаемое, и результат остается в памяти, замещая собой старое содержимое. Очистка регистра осуществляется сигналом Del. Накапливающие сумматоры называют аккумуляторами.

150

Рис. 9.44

9.8 УСТРОЙСТВА ДВОИЧНОГО УМНОЖЕНИЯ

Умножение – это многократно повторенная операция сложения. Но этот тип умножения не нашел широкого распространения из-за малого быстродействия. Практически используемым способом умножения является способ сложений со сдвигами (способ сдвига и сложения). Пример на умножение двоичных чисел: Строка 1 →

1 1 1 → множимое

× Строка 2 →

1 0 1 → множитель

Строка 3 →

1 1 1 → первое частичное произведение

Строка 4 →

000

→ второе частичное произведение

Строка 5 →

0 1 1 1 → промежуточное произведение (строка 3 + строка 4)

Строка 6 →

111

→ третье частичное произведение

Строка 7 → 1 0 0 0 1 1 → произведение (строка 5 +строка 6).

151

Установим 3 важных факта: 1. Частичное произведение всегда равно 000, если множитель равен нулю, и равно множимому, если множитель равен 1. 2. При сложении первое частичное произведение сдвигается на одну позицию (разряд) вправо по отношению ко второму частичному произведению. 3. Число разрядов в регистре произведения должно быть в 2 раза больше числа разрядов в регистре множимого. Из последовательности действий при умножении двоичных чисел следует структура устройства умножения (рис. 9.45). Регистр множимого 1

1

Управляюща я шина

1 1 – сложение, 0 - блокировка

U a0 a1 a2 a3 b0 b1 b2 b3

S0 SM S1 S2 S3

Регистрнакопитель 0 0 0 0

Регистр множителя 1 0 1 Регистр произведения

Рис. 9.45

В исходном состоянии множимое (111) загружено в регистр, регистр-накопитель очищен (установлен в состояние 0000), и множитель (101) загружен в регистр множителя. Регистр-накопитель (аккумулятор) и регистр множителя рассматриваются как единый регистр. Подробно процедуру умножения поясняет поэтапно диаграмма на

152

рис. 9.46. Сначала очищается аккумулятор и загружается регистр множителя (операция А). Следующая операция (В) – сложение содержимого аккумулятора (0000) и регистра множимого (111), инициируемого посылкой 1 на управляющую шину U. Это соответствует строке 3 примера. Операция С – сдвиг содержимого аккумулятора и регистра на одну позицию вправо. При этом уходит из регистра и теряется 1 крайнего правого разряда множителя. Операция D – еще операция сложения. В этот момент на шину управления пересылается 0 из крайнего правого разряда регистра множителя (в этой позиции здесь находится разряд двоек множителя, значение которого равно нулю). Нуль означает, что на самом деле никакого сложения производить не нужно. Содержимое регистров не изменяется. Операции D соответствуют строки 4 и 5 в примере. Сумматор A. Очистка + загрузка

0

Управляющий сигнал

0 0 0 →

↓ ↓ ↓

1 0 1

B. Сложение

0

1 1 1 →

↑1 1 0 1

С. Сдвиг вправо

0

0 1 1 →

1 1 0 → 1

D. Сложение

↓ ↓ ↓ ↓

0 0 1 1 →

↑ 0 1 1 0

E. Сдвиг вправо

0 0 0 1 →

1 1 1 →0

↓ ↓ ↓ ↓

1 0 0 0 →

↑1 1 1 1

0 1 0 0 →

0 1 1 → 1

F. Сложение

G. Сдвиг вправо

Полное Рис. 9.46

произведение

153

Далее (операция Е) содержимое регистров снова сдвигается вправо на одну позицию. При этом уходит из регистра и теряется бит разряда двоек множителя. На следующем шаге (операция F) бит разряда четверок множителя (1) «дает команду» сумматору на сложение. Содержимое аккумулятора (0001) и содержимое регистра множимого (111) складываются. Результат этого сложения (1000) сохраняется в аккумуляторе. Этой операции соответствует строки 5...7 примера (левые разряды чисел в этих строках). Последняя операция (G) при умножении способом сдвига и сложения – сдвиг содержимого аккумулятора и регистра множителя еще на одну позицию вправо. Бит разряда четверок множителя уходит из регистра и теряется. Полное произведение 100011 находится сразу в двух регистрах. В большинстве ЭВМ конкретную процедуру умножения способом сложения со сдвигами можно запрограммировать. Вместо того чтобы вводить многочисленные электрические связи, просто задается ЭВМпрограмма (или список команд), следуя которой она выполняет последовательность операций. Совершенные микропроцессоры обязательно содержат команды умножения. Матричные множительные устройства высокого быстродействия сложны аппаратурно, поэтому выпускаются в виде ИМС высокого уровня интеграции. Основными элементами устройства умножения (рис. 9.47) являются полные сумматоры и конъюнкторы, вырабатывающие параллельно во времени члены вида aibj (на рис. 9.47 конъюнкторы не показаны). За счет параллельной работы основных элементов матричного множительного устройства его быстродействие равно длительности одного такта. Структуру матричного множительного устройства поясняет пример: a3

a2

a1

a0

b3

b2

b1

b0

a3b0

a2b0

a3b1

a2b1

a1b1 a0b1

a3b2

a2b2

a1b2

a0b2

a3b3

a2b3

a1b3

a0b3

P6

P5

P4

P3

×

P7

P2

a1b0 a0b0

P1

P0

154

Из примера видно, что разряды произведения Р0...Р7 образуются суммированием конъюнкций соответствующих разрядов множимого и множителя. Это находит отражение в структуре матричного множительного устройства.

Рис. 9.47

9.9 СОПРЯЖЕНИЕ ЦИФРОВЫХ И АНАЛОГОВЫХ УСТРОЙСТВ 9.9.1 Операционные усилители и компараторы

Интегральные усилители специального типа, называемые операционными усилителями (ОУ), характеризуются высоким входным сопротивлением, низким выходным сопротивлением и изменяющимся в широких пределах коэффициентом усиления по напряжению, устанавливаемым внешними резисторами. Первоначально ОУ применялись в аналоговых вычислительных машинах. В связи с возросшей доступностью область их применения существенно расширилась. В вычислительных устройствах ОУ является частью цифро-аналогового преобразователя и используется в

155

качестве суммирующего усилителя. В этом режиме на его вход подается ток, пропорциональный сумме значений всех разрядов входного двоичного кода, а на выходе формируется постоянное напряжение, пропорциональное значению преобразуемого входного двоичного кода. Условное графическое обозначение ОУ показано на рис. 9.48, а. ОУ имеет два входа. Верхний вход называется инвертирующим входом. Этот вход отмечен знаком (-). Второй вход называется неинвертирующим входом. На условном графическом обозначении ОУ он отмечен знаком (+). При подаче напряжения определенной полярности на неинвертирующий вход на выходе ОУ полярность напряжения будет такой же, а при подаче напряжения на инвертирующий вход полярность выходного напряжения изменится на противоположную. Поэтому инвертирующий вход используют для организации отрицательной обратной связи выхода со входом. Справа показан выход ОУ. Инвертирующий вход

Uвых

Uвх Неинвертирующий вход

а)

б) Рис. 9.48

Операционный усилитель почти никогда не используется без подключения дополнительных внешних элементов. Обычно к нему добавляются два резистора, как показано на рис. 9.48, б, для установки требуемого коэффициента усиления по напряжению. Резистор R1 называется входным резистором. Резистор R0 называется резистором обратной связи. Коэффициент усиления по напряжению для такой схемы определяется выражением Ku = R0 / R1.

(9.12)

Компаратор является одним из основных элементов преобразовательной техники. Он является составной частью аналого-цифровых преобразователей различного типа, систем контроля и диагностики и т.д. Назначение компаратора заключается в скачкообразном изменении состояния выхода при достижении входным напряжением некоторого порогового значения.

156

Основу компаратора составляет ОУ, работающий в области положительного или отрицательного ограничения выходного напряжения. Простейший компаратор (рис. 9.49, а) состоит из ОУ без обратной связи. Опорное напряжение U0 подается на неинвертирующий вход, а на инвертирующий вход поступает напряжение Ui, уровень которого необходимо сравнить с уровнем опорного напряжения.

а)

в)

Up

Up

Ui

Ui −U p

−U p б)

г) Рис. 9.49

При Ui > U0 выходной сигнал компаратора устанавливается на уровне -Up (отрицательное напряжение насыщения). При Ui < U0 выходной сигнал принимает значение +Up (положительное напряжение насыщения). Передаточная характеристика рассмотренного компаратора показана на рис. 9.49, б. На рис. 9.50 показаны осциллограммы входного гармонического сигнала Ui и выходного сигнала Up при нулевом опорном напряжении U0. Если поменять местами входы, выходной сигнал инвертируется. Компаратор должен переключаться из одного состояния в другое с максимально возможным быстродействием. Это обеспечивается большим коэффициентом усиления ОУ без отрицательной обратной связи (порядка 106) и отсутствием частотной коррекции.

157

U

p

Ui

U0

Рис. 9.50

Если входное напряжение содержит помеху, то могут возникнуть нежелательные процессы в момент достижения этим напряжением порогового уровня. Нежелательные процессы проявляются в том, что возникают быстрые колебания между уровнями выходного напряжения (ложные срабатывания). Этого можно избежать, если характеристика компаратора будет иметь гистерезис (рис. 9.49, г). Такой характеристикой обладает компаратор с положительной обратной связью, так называемый триггер Шмитта (рис. 9.49, в). Положительная обратная связь осуществляется подключением резисторов R0 и R1 к неинвертирующему входу. За счет цепи обратной связи часть выходного напряжения подается на неинвертирующий вход. При введении положительной обратной связи изменяется опорное напряжение. При высоком уровне выходного напряжения +Up опорное напряжение U0 возрастает на величину ∆U=(Up-U0)R1/( R1+R0). В результате компаратор будет переключаться с высокого уровня выходного напряжения на низкий при новом значении U01=U0+∆U. 9.9.2 Цифро-аналоговые преобразователи

В большом числе случаев в цифровых системах первичная информация о процессах представляется в аналоговой форме от соответствующих датчиков. В связи с этим возникает задача преобразования сигналов из аналоговой формы в цифровую и наоборот. Всю систему можно назвать гибридной системой, поскольку в нее входят как цифровые, так и аналоговые устройства. Аналого-цифровой преобразователь (АЦП) и цифро-аналоговый преобразователь (ЦАП) являются интерфейсными устройствами. Преобразование цифровых сигналов в аналоговые чаще всего осуществляется с помощью управляемого резисторного делителя напряжения и суммирующего усилителя (рис. 9.51). Основная схема ЦАП представлена на рис.9.51, а. Резисторная схема с управляемыми преобразуемым кодом ключами A, B, C, D обеспечивает

158

значение токов ветвей в соответствии с весом соответствующих разрядов (для четырехразрядного двоичного кода – это веса 1 : 2 : 4 : 8). Двухпозиционные ключи A, B, C, D представляют собой электронные переключатели на КМДП-элементах. Их изготовляют в виде отдельной интегральной схемы, резисторную матрицу – по пленочной технологии на том же кристалле, на котором расположены ключи. Каждый разряд преобразуемого двоичного числа подается на управление соответствующим двухпозиционным ключом.

а)

б) Рис. 9.51

Если значение определенного разряда равно единице, то в соответствии с рис. 9.51 ключ принимает левое положение, а при нулевом значении разряда – правое положение. В левом положении через соответствующую ветвь резисторной схемы на вход усилителя поступает весовой ток, создавая на выходе усилителя напряжение, пропорциональное этому току. Если значение разряда двоичного числа равно нулю, то ключ принимает правое положение, в котором ветвь замыкается на «землю», не создавая

159

своей доли тока на входе усилителя и не влияя на выходное напряжение усилителя. Усилитель выполняет роль суммирующего устройства. Напряжение на его выходе пропорционально сумме токов ветвей, находящихся в левом положении, а следовательно, и значению преобразуемого кода. Масштаб преобразования определяется коэффициентом усиления усилителя по инвертирующему входу К = R0/Rвх, где Rвх – входное сопротивление резисторного делителя. Чтобы Rвх было постоянным в процессе преобразования двоичного числа, применяют двухпозиционные ключи. Недостаток рассмотренной схемы состоит в том, что необходимо применять резисторы с большим числом номинальных значений. Этого недостатка лишена схема ЦАП с резисторным делителем лестничного типа R-2R (рис. 9.51, б). В основных чертах схемы работают идентично. Различие заключается в организации резисторного делителя. Резисторный делитель содержит резисторы только двух номиналов – R и 2R. Рассмотрим более подробно принцип организации резисторного делителя, представленного на рис. 9.52 без изображения ключей (будем полагать, что все разряды преобразуемого двоичного числа равны 1). i

i/2 i/2

i/4 i/4

i/8

i/16

i/8

i/16

Рис. 9.52

Резисторный делитель R-2R независимо от количества ветвей обладает свойством деления тока в каждом узле схемы на 2: одна половина тока течет по ветви, а вторая - к следующему узлу, где, в свою очередь, делится на 2 и т.д. Таким образом, токи ветвей соответствуют весам разрядов двоичных чисел. 9.9.3 Аналого-цифровые преобразователи

Рассмотрим несколько методов преобразования аналоговых величин в цифровую форму, использующих в режиме «проб и ошибок» ЦАП, а также АЦП параллельного действия. Различают АЦП интегрирующие, с поразрядным уравновешиванием и параллельного действия.

160

В АЦП с применением ЦАП все начинается с некоторого исходного испытуемого числа, которое преобразуется ЦАП в аналоговую форму и сравнивается с заданным аналоговым напряжением. По результатам сравнения испытуемое число корректируется. Затем попытка повторяется с новым числом и т.д., пока не будет подобрано число, соответствующее заданному аналоговому напряжению. При этом предполагается, что входное аналоговое напряжение масштабировано и соответствует диапазону ЦАП. Простейший путь подбора – это начать с наименьшего числа в диапазоне преобразования (с нуля при положительных числах) и последовательно увеличивать его на 1 до тех пор, пока преобразованное напряжение не превысит или не сравняется с заданным (рис. 9.53).

U СЧ

1 2 3 4 5 6 7 8 9 10 1 2 3 4 5 6 7 8 9 10 1 2 3 4 5 6 7 8 9

U ЦАП U ЗАД

Рис. 9.53

Принцип работы интегрирующего АЦП поясняет рис. 9.54. Преобразователь содержит двоичный счетчик СТ2, ЦАП, компаратор напряжения КН, синхрогенератор СГ и схему И. Выход АЦП U СЧ СГ

СТ2

...

Сброс Рис. 9.54

ЦАП

U ЗАД U ЦАП

КН

161

Пока преобразуемое напряжение Uзад меньше выходного напряжения ЦАП Uцап, на выходе КН напряжение имеет уровень логической 1 и импульсы от синхрогенератора СГ через схему И поступают на вход счетчика СТ2, который перед началом преобразования должен быть обнулен. СТ2 преобразует последовательность импульсов Uсч в двоичный код, а ЦAП преобразует этот код в аналоговый сигнал Uцап. Когда выполнится условие Uцап=>Uзад, на выходе КН установится логический 0, схема И не будет пропускать импульсы от синхрогенератора (конец преобразования). Код на выходе СТ2 в этот момент времени будет соответствовать значению Uзад. Процесс преобразования периодически повторяется. Если суммирующий счетчик заменить реверсивным, то метод можно существенно улучшить. В этом случае появляется возможность непрерывно отслеживать изменяющееся входное напряжение и сократить время преобразования. Блок-схема такого АЦП представлена на рис. 9.55, а диаграммы, поясняющие его работу, приведены на рис. 9.56. Выход АЦП СТ2

+ СГ

...

−

ЦАП

U ЗАД U ЦАП

КН1

КН2

H

L

Рис. 9.55

В схеме применяется компаратор с двумя выходами Н и L (по существу, два отдельных компаратора КН1 и КН2). Логическая 1 на выходе Н означает, что напряжение с выхода ЦАП превышает аналоговое входное Uзад по крайней мере на некоторую величину Q. Логическая 1 на выходе L означает, что выход ЦАП по крайней мере на Q ниже входного напряжения. Появляется «мертвая зона» шириной 2Q, в которой ни на одном из выходов компаратора нет логической 1. Если Uзад принимает постоянное значение, то при достижении Uцап напряжения «мертвой зоны» реверсивный счетчик блокируется по обоим входам и фиксирует код преобразуемого напряжения. Признаком окончания преобразования является условие: Н=0, L=0.

162

U ЦАП U зад1

2Q

U зад2

Лог. 1

H Вычитание

L

2Q

Лог. 0

Лог. 1 Сложение

Лог. 0 Рис. 9.56

Сигнал окончания преобразования можно сформировать комбинационной логической схемой (рис. 9.57) и использовать его для управления буферным регистром или иным устройством, воспринимающим код преобразуемого напряжения. Если преобразуемое напряжение Uзад уменьшилось до уровня Uзад2 (рис. 9.57), то выходное напряжение ЦАП снижается до напряжения «мертвой зоны» со своего предыдущего уровня, «отслеживая» таким образом изменения входного напряжения АЦП. При вхождении Uцап в «мертвую зону» (окончание преобразования) снова будет выполнено условие Н=0, L=0.

Рис. 9.57

Компаратор с двумя выходами может быть выполнен по схеме рис. 9.58. Напряжения Uзад и Uцап подаются одновременно на разноименные входы компараторов напряжения КН1 и КН2, а смещение Q – на инвертирующие входы. Диоды VD1 и VD2 осуществляют развязку между инвер-

163

тирующими и неинвертирующими входами КН1 и КН2. За счет смещения образуется «мертвая зона» шириной 2Q (в КН1 Q прибавляется к Uцап, а в КН2 Q прибавляется к Uзад).

U ЦАП

U зад Рис. 9.58

Во многих случаях входное аналоговое напряжение от одного преобразования к следующему может сильно изменяться. Это особенно верно, если АЦП используется для последовательного преобразования сигналов от многих датчиков через мультиплексор. Более того, в некоторых случаях требуется осуществить преобразование со строгой периодичностью за фиксированное время. Этим условиям удовлетворяет АЦП поразрядного уравновешивания (АЦП последовательного приближения), блок-схема которого представлена на рис. 9.59. Согласно методу последовательных приближений, последовательно подбираются значения битов выхода АЦП, все ближе приближающихся к входному аналоговому напряжению по их эквиваленту в аналоговой форме. Аналоговый эквивалент напряжения формирует ЦАП. Схема содержит регистр испытуемого числа на JK-триггерах, ЦАП преобразуемого числа, дешифратор, двоичный счетчик, компаратор КН, синхрогенератор СГ и логические элементы. По синхроимпульсу SBROS (начало преобразования) происходит сброс двоичного счетчика и сброс регистра. Предустановка старшего бита регистра испытуемого числа в 1 осуществляется по сигналу SET 1. Поскольку у обнуленного счетчика выходной код X1ХО имеет значение 00, то у дешифратора активным (единичным) будет выход 0, подключенный на один из входов первого элемента И и установочный вход второго слева триггера регистра. Преобразование начинается со старшего бита. Так как в начале преобразования в триггере старшего бита регистра установлена 1 (выход a3), то на выходе ЦАП будет напряжение, равное весу старшего разряда разрядной сетки АЦП. Это напряжение сравнивается компаратором КН с преобразуемым напряжением Uзад. Если при этом Uцап>Uзад, то на выходе КН

164

формируется логический 0, а на выходе инвертора логическая 1. В результате схемой И на входе 1К триггера старшего бита будет установлен сбрасывающий единичный сигнал. По заднему фронту синхроимпульса от СГ разряд a3 сбросится в 0, разряд a2 установится в 1, счетчик на выходе будет иметь код 01, а выход 1 дешифратора станет активным. КН ЦАП

Регистр испытуемого числа Входная логика регистра

Дешифратор

Счетчик

СГ Рис. 9.59

Если при сравнении старшего бита Uцап 0, то в соответствии со значением Uvh определенное число нижних компараторов на выходах установит единичные уровни, а остальная (верхняя) часть компараторов на выходах будет иметь нулевой уровень. Таким образом, на входах одной из схем «исключающее ИЛИ»,

167

находящейся на границе групп компараторов с различными уровнями выходных напряжений, будет иметь место комбинация логический 0 и логическая 1, а на ее выходе установится логическая 1. На выходах остальных схем «исключающее ИЛИ» установятся логические 0, т.к. на их входах будут действовать одноименные сигналы. В итоге будет сформирован сигнал для выборки только одной ячейки П3У и именно той, в которой записано двоичное число, соответствующее Uvh. Дешифратор табличного типа на основе матрицы ПЗУ и остальная часть АЦП могут иметь интегральное исполнение, и поэтому сложность устройства не является препятствием для практического применения такого АЦП параллельного действия. 9.10 ЗАПОМИНАЮЩИЕ УСТРОЙСТВА С ПРОИЗВОЛЬНЫМ ДОСТУПОМ 9.10. 1 Оперативные запоминающие устройства

ЗУ с произвольным доступом – это такое 3У, в котором информация, записанная в ячейках памяти, может быть непосредственно считана. Время, необходимое для выборки данной ячейки, оказывается примерно тем же, что и для любой другой ячейки. Идентифицирующий фиксированный номер в двоичном коде называется адресом ячейки. Существует довольно много разновидностей модулей памяти с набором внешних сигналов, однако большинство модулей можно отнести к одной из двух основных моделей (рис. 9.62). Разновидности модулей отличаются друг от друга организацией входных и выходных шин данных. Общим для модулей является управление режимами работы. Если сигнал «Запись» имеет значение логической «1», то разрешена запись информации в модуль памяти, а при нулевом значении сигнала разрешено чтение информации. Сигнал «Выборка модуля» разрешает или запрещает работу модуля. Внутренняя организация 3У с произвольным доступом может характеризоваться одномерной и двумерной адресацией. Пример ЗУ с одномерной адресацией и с раздельными линиями входных и выходных данных для двух четырехразрядных слов приведен на рис. 9.63. Слово информации хранится в линейке горизонтально расположенных запоминающих элементов 1bitRAM, причем каждый элемент предназначен для хранения одного бита информации. Каждая из выходных линий selectwrd дешифратора адреса формирует сигнал выборки слова для определенной линейки (строки) запоминающих элементов. Линейка представляет собой ячейку памяти, имеющую свой адрес. Запись или чтение информации осуществляется словом по сигналу R/W

168

[

Линии адреса

]

МОДУЛЬ ПАМЯТИ

Запись Выборка модуля (ВК) а) Линии адреса

[

МОДУЛЬ ПАМЯТИ

Запись Выборка модуля (ВК)

] ]

Линии входных и выходных данных

Линии входных данных Линии выходных данных

б) Рис. 9.62

(этот сигнал соответствует сигналу «Запись»). Режим записи или чтения устанавливается соответствующим уровнем сигнала R/W (Write/Read). Число ячеек памяти может быть достаточно большим. Разрядность адресного кода, поступающего на входы дешифратора адреса, определяется как n=lоgN, где N - емкость ЗУ в словах. В оперативных запоминающих устройствах (ОЗУ) запоминающий элемент выполнен на основе асинхронного RS-триггера (рис. 9.64). При значении сигналов «R/W»=1 и «BK»=1 конъюнкторы 1 и 2 открыты для записи бита входных данных по входу «input» в RS-триггер. При этом конъюнктор 3 закрыт инверсией сигнала «R/W», и триггер закрыт для чтения. При сочетании сигналов «BK»=1 и «R/W»=0 открывается конъюнктор 3 и закрываются конъюнкторы 1 и 2. На линии «out» появляется (читается) бит выходной информации, записанный ранее в триггер. Для уменьшения нагрузки на выход триггера предназначен элемент ИЛИ, через который, кроме того, проходит выходной сигнал «out» от другого запоминающего элемента столбца ЗУ.

169

Недостаток рассмотренной схемы ЗУ произвольного доступа с одномерной адресацией связан с большим количеством выходов адресного дешифратора при значительной емкости ЗУ.

Рис. 9.63

Для уменьшения количества выходных линий адресных дешифраторов ЗУ выполняют с двумерной адресацией (рис.9.65). Выходные линии одного дешифратора будут служить для выбора строки матрицы памяти, а другого – для выбора столбца.

Рис. 9.64

170

В каждом запоминающем элементе ЗУ должна выполняться операция И над сигналами линий выборки строки и столбца. Эта операция обеспечивает логическую 1 только для одного элемента, находящегося на пересечении выбранных строки и столбца, и логический 0 для остальных элементов. Остальные управляющие, входные и выходные линии на рис. 9.65 не показаны. Аналогичные двумерные матрицы нужны и для всех остальных разрядов в словах. Матрицы можно считать лежащими в параллельных плоскостях. Оба дешифратора работают сразу на все плоскости, все биты ячейки адресуются одновременно. Адреса строк

n/2

Д е ш и ф р а т о р с т р о к

ЗЭ

ЗЭ

ЗЭ

ЗЭ

ЗЭ

ЗЭ

ЗЭ

ЗЭ

ЗЭ

Дешифратор столбцов

n/2 Адреса столбцов Рис. 9.65

На рис. 9.66 приведена схема наращивания разрядности и числа ячеек ЗУ. На схеме предполагается, что каждый из запоминающих элементов представляет собой отдельную микросхему с разрядной матрицей, количество запоминающих элементов которой определяет число разрядов адреса А1.

171

Каждая из микросхем имеет разрешающий вход ВК (выборка кристалла), и линии входных данных «Вх Д» и выходных данных «Вых Д». Для наращивания разрядности необходимо увеличить количество микросхем по числу разрядов обрабатываемых слов и запараллелить адресные входы А1. Вх. Д

Вых. Д

21

21

20

1-я линия Вх Вых

А2

Д е ш и ф р а т о р

2-я линия

Вх Вых

20

Вх Вых

Вх Вых

л и н е е к

А1 Рис. 9.66

Для наращивания числа ячеек ЗУ необходимо организовать несколько линеек микросхем в соответствии с необходимым числом ячеек. При этом потребуется дополнительный дешифратор линеек, воздействующий своими выходами на входы ВК линеек микросхем. Разрядность кода адреса, поступающего на дешифратор, будет определяться числом линеек. Структура общего адреса А, поступающего на ЗУ, будет определяться как А= А2 А1. Так например, если требуется адресоваться к ячейке в первой линейке, то необходимо сформировать разряды адресной части А2,

172

делающие активным первый выход дешифратора, и разряды адресной части А1, раскрывающие соответствующую ячейку первой линейки. Остальные линейки будут закрыты по входам ВК соответствующими неактивными выходами дешифратора. 9.10.2 Постоянные запоминающие устройства

ОЗУ заключается в том, что они зависят от наличия питающего напряжения, т.е. являются энергозависимыми. При исчезновении напряжения питания информация в них теряется. Существуют полупроводниковые энергонезависимые ЗУ. Это ЗУ постоянного типа. Примером подобных ЗУ являются однократно программируемые так называемые постоянные запоминающие устройства (ПЗУ). Комбинации «нулей» и «единиц», соответствующие необходимой информации, программируются в ПЗУ при изготовлении микросхем и постоянно находятся в ЗУ. В однократно программируемое ПЗУ нельзя занести новую информацию, а можно лишь многократно считывать уже записанную. ПЗУ делятся на четыре типа [10]: • масочные, программируемые на заводе-изготовителе с применением специальных масок; • однократно программируемые потребителем путем пережигания нихромовых или поликремниевых перемычек; • многократно программируемые потребителем со стиранием записанной информации ультрафиолетовым излучением; • многократно программируемые потребителем с электрическим стиранием информации. В качестве примера рассмотрим ПЗУ второго типа [10], которое состоит из дешифратора и подключенных к его выходам схем ИЛИ с плавкими предохранителями S1...S4 (рис. 9.67). ПЗУ содержит четыре однобитовых ячейки памяти, каждая из которых относится к одному и тому же разряду четырех разных слов. В качестве элемента ИЛИ используются транзисторы T1...T4, эмиттеры которых через пережигаемые перемычки S1...S4 соединены с формирователем на транзисторах T5,T6 и стабилитроне D. Транзистор Т5 и стабилитрон используются только в режиме программирования и в рабочем режиме не оказывают влияния на работу выходного каскада на транзисторе Т6 (каскад с открытым коллектором), поскольку транзистор Т5 закрыт низким потенциалом на его базе (напряжение пробоя стабилитрона выбирается несколько больше напряжения питания транзистора Т6, подаваемого в точку D0 через резистор нагрузки). Ячейка ПЗУ работает следующим образом. В исходном состоянии транзисторы Т1...Т4 закрыты, и при подключенной к Т6 нагрузке на его выходе D0 формируется сигнал логической единицы (около +5 В). При по-

173

даче на адресные входы дешифратора кодовой комбинации один из транзисторов Т1...Т4, который подключен к активному выходу дешифратора, откроется, и на выходе D0 сформируется сигнал логического нуля. Так например, при адресной кодовой комбинации 11 откроется транзистор Т4, и сигнал логической единицы с его эмиттера через перемычку S4 (если она не разрушена) поступит на делитель на резисторах R2, R3, транзистор Т6 откроется, и на его выходе сформируется сигнал логического нуля.

Адрес

Д е ш и ф р а т о р

Рис. 9.67

Если в результате программирования перемычка S4 была разрушена, то на выходе транзистора Т6 сформируется сигнал логической единицы. Таким образом, равенство информационного бита нулю или единице определяется состоянием перемычки. Разрушение перемычек составляет суть программирования и осуществляется отдельно для каждого ЗЭ следующим образом: • на адресные входы подается кодовая комбинация, соответствующая пережигаемой перемычке; • к выходу ячейки D0 через резистор нагрузки (на схеме не показан) подключается источник напряжения 12,5 В, в результате чего стабилитрон D пробивается и транзистор Т5 открывается; • на разрешающий вход дешифратора (на схеме не показан) на короткое время подается сигнал логической единицы, через один из открытых

174

транзисторов Т1...Т4 и Т5 протекает ток, достаточный для пережигания соответствующей перемычки; • источник 12,5 В отключается. Заключительным этапом программирования серийных микросхем ПЗУ в промышленных условиях является электротермотренировка, которая проводится чаще всего в течение 168 часов при повышенной температуре, после чего проводится дополнительный контроль записанной информации. ПЗУ с пережигаемыми перемычками используются чаще всего в качестве специализированных дешифраторов, например для селекции устройств ввода-вывода. ПЗУ с ультрафиолетовым стиранием используются в микропроцессорных системах для хранения управляющих программ, в частности, для размещения BIOS (Basic Input/Output System – основная система вводавывода). BIOS представляет собой набор программ проверки и обслуживания аппаратуры компьютера и выполняет роль посредника между операционной системой и аппаратурой. BIOS получает управление при включении системной платы, тестирует саму плату и основные блоки компьютера. КОНТРОЛЬНЫЕ ВОПРОСЫ

1. Назовите преимущества шестнадцатеричной системы счисления. 2. Как отличаются веса разрядов в различных системах счисления? 3. Каким образом представляются знаки чисел в ЭВМ? 4. Приведите определения прямого, обратного и дополнительного кодов. 5. К чему приведет сдвиг влево на один разряд двоичного числа? 6. Приведите определения логического элемента и комбинационной логической схемы. 7. Какие логические функции являются основными? 8. Какой из логических элементов имеет универсальный характер? 9. Какими способами можно задать описание логического элемента или комбинационной схемы? 10. В каких формах представляются булевы выражения, соответствующие комбинационным логическим схемам? 11. Какой эффект дает последовательное соединение четного числа элементов НЕ? 12. Назовите основные этапы синтеза комбинационных схем. 13. Будет ли сигнал на выходе логической комбинационной схемв оставаться неизменным, если входные сигналы исчезнут? 14. Какие логические элементы применяются для построения триггеров? 15. Чем отличается тактируемый триггер от асинхронного?

175

16. Как будут вести себя RS-триггер и JK-триггер, если на оба их входа подать логические единицы? 17. С какой целью триггеры выполняются двухступенчатыми? 18. Какой из триггеров имеет максимальную помехозащищенность: асинхронный, управляемый уровнем, управляемый фронтом? 19. Какие микрооперации выполняют регистры? 20. В каких случаях применяются сдвигающие регистры? 21. Почему сдвигающие регистры нельзя выполнять на одноступенчатых триггерах? 22. Какое назначение имеют двоично-кодированные счетчики? 23. Каким образом повышается помехозащищенность счетчиков? 24. Назовите функции мультиплексоров и элементную базу для их построения. 25. Назовите функции демультиплексора. 26. Чем отличается дешифратор от демультиплексора? 27. Чем отличается последовательный сумматор от параллельного? 28. Что представляет собой накапливающий сумматор? 29. Назовите основные элементы множительного устройства матричного типа. 30. Назовите функции ЦАП и АЦП. 31. Как осуществить наращивание разрядности ЗУ? 32. Приведите определение запоминающего устройства с произвольным доступом. 33. Какие типы ПЗУ существуют и где они применяются?

176

ЛИТЕРАТУРА 1. Атабеков Г.И. Основы теории цепей: Учебник для вузов. – М.: Энергия, 1969. 2. Общая электротехника / Под ред. А.Т. Блажкина. – Л.: Энергия, 1986. 3. Волынский Б.А., Зейн Е.Н., Шатерников В.Е. Электротехника. – М.: Энергоатомиздат, 1987. 4. Касаткин А.С., Немцов М.В. Электротехника. − М., 1999. 5. Синдеев Ю.Г., Грановский В.Г. Электротехника. − Ростов-на-Дону: Феникс, 1999. 6. Храмов Ю.А. Физики. Биографический справочник. − М.: Наука, 1983. 7. Борисов Ю.М., Липатов Д.Н., Зорин Ю.Н. Электротехника. – М.: Энергоатомиздат, 1985. 8. Аблин А.Н., Ушаков М.А. Электротехника / Под ред. Ю.Л. Хотунцева.– М.: Агар, 1998. 9. Лачин В.И., Савелов Н.С. Электроника. − Ростов-на-Дону: Феникс, 2000. 10. Карлащук В.И.. Электронная лаборатория на IBM PC. – М.: СолонР, 1999. 11. Панфилов Д.И., Иванов В.С., Чепурин И.Н. Электротехника и электроника в экспериментах и упражнениях: Практикум на Electronics Workbench: В 2 т. /Под общей ред. Д.И. Панфилова. – М.: ДОДЭКА, 1999. – Т.2: Электроника.

177

КОНТРОЛЬНАЯ РАБОТА №3 1. Описать работу мультивибратора на логических элементах (рис.1).

Рис. 1

2. Привести диаграммы напряжений на элементах мультивибратора во время его работы. 3. Рассчитать значения емкостей конденсаторов C1 , C 2 при заданных значениях R1 = R2 = 1 кОм по условию равенства частоты выходного напряжения и параметров выходных импульсов напряжения заданным в таблице значениям. Значения Частота колебаний f, кГц Уровень лог. 1 U 1, В Уровень лог. 0 U 0, В

γ = tи T

№ вариантов 1

2

3

4

5

6

7

8

9

10

4

5

6

7

8

9

8

7

6

5

5,0

4,5

5,0

4,5

5,0

4,5

5,0

4,5

5,0

4,5

0,20

0,25

0,44

0,30

0,35

1,00

1,20

1,30

1,40

0,50

0,40

0,45

0,50

0,55

0,60

0,65

0,70

0,75

0,80

0,85

В таблице приняты обозначения: γ = t и T – относительная длительность выходного импульса, t и – длительность импульса, T – период повторения импульсов.

178

КОНТРОЛЬНАЯ РАБОТА №4 1. По варианту заданного в таблице булева выражения в дизъюнктивной совершенной нормальной форме для логической комбинационной схемы составить таблицу истинности. 2. С помощью карты Карно провести минимизацию булева выражения. 3. Построить логическую комбинационную схему, соответствующую минимизированному выражению. № варианта

Булево выражение комбинационной схемы

1 2 3 4 5 6 7 8 9 10

X1 ⋅ X 2 ⋅ X 3 + X1 ⋅ X 2 ⋅ X 3 + X1 ⋅ X 2 ⋅ X 3 = F X1 ⋅ X 2 ⋅ X 3 + X1 ⋅ X 2 ⋅ X 3 + X1 ⋅ X 2 ⋅ X 3 = F X1 ⋅ X 2 ⋅ X 3 + X1 ⋅ X 2 ⋅ X 3 + X1 ⋅ X 2 ⋅ X 3 = F



X1 ⋅ X 2 ⋅ X 3 + X1 ⋅ X 2 ⋅ X 3 + X1 ⋅ X 2 ⋅ X 3 = F

Общая электротехника и электроника

Recommend Documents